半导体装置、集成电路和形成半导体装置的方法
【专利说明】半导体装置、集成电路和形成半导体装置的方法
【背景技术】
[0001] 在汽车和工业电子中常常采用的功率晶体管需要低接通状态电阻（RJ，同时确保 高压阻断能力。例如，根据应用要求，MOS("金属氧化物半导体"）功率晶体管应该能够阻 断几十至几百或几千伏特的漏极至源极电压Vds。MOS功率晶体管通常传导非常大的电流， 该电流可在大约2至20V的典型栅极-源极电压高达几百安培。
[0002] 电流主要平行于半导体基底的主表面而发生的横向功率装置有助于集成诸如开 关、桥和控制电路的另外的部件的集成电路。
[0003] 例如，功率晶体管可被用于DC/DC或AC/DC转换器以通过电感器切换电流。在这 些转换器中，采用从几kHz直至几MHz的范围中的频率。为了减少切换损失，正在尝试使功 率晶体管中的电容最小化。这进而允许加快的切换能力。
[0004] 在更高的电流，当源极区域和漏极区域将要从第一主表面接触时，由于接触源极 区域和漏极区域的有限可能性，可能出现问题。由于这些原因，正在尝试提供一种准垂直半 导体装置。
[0005] 本发明的目的在于提供一种具有增加的性能的准垂直半导体装置。另一目的在于 提供一种用于制造这种装置的方法。
【发明内容】
[0006] 根据实施例，一种半导体装置包括位于具有第一主表面的半导体主体中的晶体 管。该晶体管包括：源极区域；漏极区域；沟道区域；漂移区；源极接触，以电气方式连接到 源极区域；漏极接触，以电气方式连接到漏极区域；栅电极，位于沟道区域，沟道区域和漂 移区被沿着第一方向设置在源极区域和漏极区域之间，第一方向平行于第一主表面，沟道 区域具有沿着第一方向延伸的第一脊的形状。源极接触和漏极接触之一与第一主表面相 邻，源极接触和漏极接触中的另一个与第二主表面相邻，第二主表面与第一主表面相对。
[0007] 根据另一实施例，一种集成电路包括分别位于具有第一主表面的半导体主体中的 第一和第二晶体管。第一和第二晶体管中的每一个包括：源极区域；漏极区域；沟道区域； 漂移区；源极接触，以电气方式连接到源极区域；漏极接触，以电气方式连接到漏极区域； 栅电极，位于沟道区域。沟道区域和漂移区被沿着第一方向设置在源极区域和漏极区域之 间。第一方向平行于第一主表面。沟道区域具有沿着第一方向延伸的第一脊的形状。第一 晶体管的源极接触和漏极接触之一与第一主表面相邻，第一晶体管的源极接触和漏极接触 中的另一个与第二主表面相邻，第二主表面与第一主表面相对。
[0008] 根据实施例，一种制造半导体装置的方法包括：在具有第一主表面的半导体主体 中形成晶体管。该方法包括：形成与第一主表面相邻的源极区域和漏极区域；形成与第一 主表面相邻的沟道区域和漂移区；在源极和漏极区域之间形成栅电极，形成栅电极包含在 第一主表面中形成栅极沟槽；以及形成从第一主表面延伸到第二主表面的接触开口，第二 主表面与第一主表面相对。
[0009] 本领域技术人员将会在阅读下面的详细描述时并且在观看附图时意识到另外的 特征和优点。
【附图说明】
[0010] 包括附图以提供对本发明的实施例的进一步理解，并且附图被包含在本说明书中 并且构成本说明书的一部分。附图图解本发明的实施例并且与描述一起用于解释原理。将 会容易理解本发明的其它实施例和许多预期优点，因为它们通过参照下面的详细描述而变 得更好理解。附图的元件未必相对于彼此按照比例绘制。相同参考标号指定对应类似部分。
[0011] 图1A显示根据实施例的半导体装置的平面图； 图1B显示根据实施例的半导体装置的剖视图； 图1C显示根据另一实施例的半导体装置的剖视图； 图1D显示分别关于图1B或1C中示出的剖视图垂直地获得的剖视图；和 图1E显示分别关于图1B和1C中示出的剖视图垂直地获得的不同剖视图。 图2A显示根据实施例的集成电路的实施例； 图2B显示根据另一实施例的集成电路的剖视图； 图2C显示根据实施例的集成电路的剖视图； 图3A显示根据实施例的半导体装置的剖视图； 图3B显示根据实施例的半导体装置的剖视图； 图3C显示根据实施例的半导体装置的剖视图； 图4图解根据实施例的形成半导体装置的方法的流程图。 图5A显示根据实施例的半导体装置的剖视图； 图5B显示根据另一实施例的半导体装置的剖视图； 图5C是根据实施例的形成半导体装置的方法的流程图。 图6A至6C显示根据实施例的半导体装置的平面图； 图7A至7D显示当执行根据实施例的制造半导体装置的方法时的半导体装置的剖视 图；和 图8A至8D图解当执行根据实施例的制造半导体装置的方法时的半导体装置的剖视 图。
【具体实施方式】
[0012] 在下面的详细描述中，参照附图，附图形成该详细描述的一部分并且在附图中作 为说明图解可实施本发明的特定实施例。在这个方面，参照正在描述的附图的方位使用方 向术语，诸如"顶"、"底"、"前"、"后"、"领先"、"落后"等。由于本发明的实施例的部件能够 位于许多不同方位，所以方向术语被用于说明的目的而绝不是限制性的。应该理解，在不脱 离由权利要求定义的范围的情况下，可使用其它实施例并且可实现结构或逻辑改变。
[0013] 对实施例的描述不是限制性的。特别地，以下描述的实施例的元件可被与不同实 施例的元件组合。
[0014] 在下面的描述中使用的术语"晶片"、"基底"或"半导体基底"可包含任何具有半 导体表面的基于半导体的结构。晶片和结构应该被理解为包含硅、绝缘体上硅（SOI)、蓝 宝石上硅（SOS)、掺杂和未掺杂半导体、由底部半导体基础支撑的硅的外延层和其它半导体 结构。半导体不需要基于硅。半导体也能够是硅锗、锗或砷化镓。根据其它实施例，碳化硅 (SiC)或氮化镓（GaN)可形成半导体基底材料。
[0015]术语"半导体主体"可包含基底的上述例子中的任何例子。具体地讲，这个术语可 表示半导体层，特别地，可表示单晶半导体层，在单晶半导体层中，可制造半导体装置的部 件。例如，术语"半导体主体"可表示分层结构的一部分或SOI基底的一部分。
[0016] 如本说明书中所使用的术语"横向"和"水平"旨在描述平行于半导体基底或半导 体主体的第一表面的方位。这能够是例如晶片或管芯的表面。
[0017] 如本说明书中所使用的术语"垂直"旨在描述布置为垂直于半导体基底或半导体 主体的第一表面的方位。
[0018] 如这里所使用，术语"具有"、"含有"、"包含"、"包括"等是开放式术语，所述开放式 术语指示陈述的元件或特征的存在，但不排除另外的元件或特征。冠词"一"、"一个"和"该" 旨在包含复数以及单数，除非上下文清楚地另外指示。
[0019] 如本说明书中所采用，术语"耦合"和/或"以电气方式耦合"并不意图表示元件 必须直接耦合在一起-中间元件可被提供在"耦合"或"以电气方式耦合"的元件之间。术 语"以电气方式连接"旨在描述以电气方式连接在一起的元件之间的低欧姆电气连接。
[0020] 附图和描述通过紧接在掺杂类型"n"或"P"之后指示或" + "图解相对掺杂浓 度。例如，"rT"表示比"n"掺杂区域的掺杂浓度低的掺杂浓度，而"n+"掺杂区域具有比"n" 掺杂区域高的掺杂浓度。相同相对掺杂浓度的掺杂区域未必具有相同绝对掺杂浓度。例如， 两个不同"n"掺杂区域可具有相同或不同绝对掺杂浓度。在附图和描述中，为了更好的理 解起见，掺杂部分经常被指定为"P"或"n"掺杂。将会清楚地理解，这种指定决不旨在是限 制性的。掺杂类型能够是任意的，只要实现描述的功能即可。另外，在所有实施例中，掺杂 类型能够颠倒。
[0021] 本说明书提到半导体部分被掺杂的掺杂物的"第一"和"第二"导电型。第一导电 型可以是P型，并且第二导电型可以是n型，反之亦然。如通常所知，根据源极和漏极区域的 掺杂类型或极性，M0SFET可以是n沟道或p沟道M0SFET。例如，在n沟道M0SFET中，源极 和漏极区域掺杂有n型掺杂物，并且电流方向为从漏极区域到源极区域。在p沟道M0SFET 中，源极和漏极区域掺杂有P型掺杂物，并且电流方向为从源极区域到漏极区域。将会清楚 地理解，在本说明书的上下文内，掺杂类型可颠倒。如果使用方向语言描述特定电流路径， 则这个描述应该仅被理解为指示路径而非电流的极性，即晶体管是P沟道还是n沟道晶体 管。附图可包含极性敏感部件，例如二极管。将会清楚地理解，作为例子给出这些极性敏感 部件的所述特定布置，并且这些极性敏感部件的所述特定布置可根据第一导电型是表示n 型还是表示P型而被反转以便实现描述的功能。
[0022] 图1A显示根据实施例的半导体装置的平面图，并且图1B和1C显示在I和I'之 间获得的半导体装置的剖视图。
[0023] 图1中示出的半导体装置包括多个晶体管基元，晶体管基元包含源极区域201、漏 极区域205、沟道区域220和漂移区260。晶体管基元被并联地连接，以使得源极区域201 和漏极区域205可形成一个单个区域。源极区域201、漏极区域205和漂移区260可具有第 一导电型，并且可掺杂有第一导电型的掺杂物，例如，n型掺杂物。源极和漏极区域201、205 的掺杂浓度可高于漂移区260的掺杂浓度。沟道区域220被布置在源极区域201和漂移区 260之间。沟道区域220具有第二导电型，并且掺杂有第二导电型的掺杂物，例如，p型掺杂 物。漂移区260可被布置在沟道区域220和漏极区域205之间。源极区域201、沟道区域 220、漂移区260和漏极区域205被沿着第一方向设置。第一方向平行于半导体主体或基底 的第一主表面从I延伸到I'。
[0024] 当合适的电压被应用于栅电极210时，沟道区域220中形成的沟道的电导率将会 由栅极电压控制。栅电极210通过诸如氧化硅的绝缘栅极介电材料201来与沟道区域220 绝缘。通过控制沟道区域中形成的沟道的电导率，可控制经沟道区域220中形成的沟道和 漂移区260从源极区域201到漏极区域205的电流。晶体管200还可包括场板250,场板 250被布置为与漂移区260相邻。场板250通过诸如场氧化层的绝缘场介电层251来与漂 移区260绝缘。
[0025] 源极区域201连接到源电极202。漏极区域205连接到漏电极206。
[0026] 当接通时，反型层被形成在沟道区域220和绝缘栅极介电材料211之间的边界。因 此，晶体管处于经漂移区260从源极区域201到漏极区域205的导电状态。当晶体管断开 时，没有导电沟道被形成在沟道区域220和绝缘栅极介电材料211之间的边界，以使得没有 电流流动。另外，合适的电