用于鳍型场效应晶体管的复合硬掩模的制作方法
【技术领域】
[0001]本发明一般来说是与鳍型场效应晶体管(Field Effect Transistors, FETs, withfins)有关，更具体的来说，与在鳍型场效应晶体管中防止鳍侵蚀并且限制外延过度覆盖有关。
【背景技术】
[0002]在本公开的结尾处提供了缩写词的清单。该清单包括很多在本文以及附图中所使用的缩写词。
[0003]在用于在鳍型场效应晶体管的栅极上形成第一组间隔物(“间隔物I”)的反应离子刻蚀期间鳍发生了腐蚀，这是绝缘体上硅(SOI)鳍型场效应晶体管(FinFET)的一个关键问题。在间隔物下拉(pull down)期间的鳍侵蚀导致活跃载流子剂量的减少和接入电阻的增加。换言之，间隔物下拉是间隔物材料的去除(例如通过RIE)以使得该间隔物材料被留下作为栅极一侧的间隔物。该RIE是各向同性的，因此间隔物下拉能够在某些区域过度蚀亥IJ。因此，用于下拉的RIE典型的也侵蚀硅鳍，以至于位于源极/漏极区域的鳍的高度低于位于栅极区域(由于在栅极区域至少通过栅极材料保护该些鳍)的鳍的高度。从位于源极/漏极区域中的硅鳍移除材料导致了活跃载流子剂量的减少和接入电阻的增加。通过最小化源极/漏极区域中鳍的硅损失的硬件数据建议，Ieff (有效切换电流)提高并且Rext (外部阻抗)降低。
[0004]此外，关键是要降低在源极漏极区域中的鳍顶部的外延过生长。当用于创建合并的鳍的自鳍侧面的硅横向生长引发了自鳍顶部的硅垂直生长，就会发生过量的外延过度覆盖(epitaxial overburden)。过量的外延过度覆盖会导致自PC(例如栅极)至外延过生长的边缘电容的增加。该过度覆盖还会影响在栅极上的第二组间隔物(“间隔物2”)的外形，并且可导致从栅极到源极/漏极区域的短路。
【发明内容】
[0005]在一个示范性实施例中，公开了一种形成鳍型场效应晶体管结构的方法。该方法包括:在衬底上形成硬掩模层。所述衬底包括位于绝缘层之上的含硅层，所述硬掩模层包括第一层、第二层以及第三层，其中所述第一层形成在所述含硅层之上，所述第二层形成在所述第一层之上，所述第三层形成在所述第二层之上。该方法包括从所述硬掩模层以及所述含硅层形成鳍阵列，以及形成栅极，所述栅极覆盖每个所述鳍阵列的部分而不是全部长度。所述部分覆盖所述阵列中的每个鳍，所述栅极在该栅极的两侧界定源极/漏极区域。所述方法包括在所述栅极每一侧形成间隔物，所述形成间隔物被实施以从位于所述源极/漏极区域中的鳍的部分移除所述第三层。从位于所述源极/漏极区域中的所述鳍的部分移除所述硬掩模层的所述第二层，以及合并位于所述源极/漏极区域中的鳍以创建位于所述源极/漏极区域中的合并的鳍。
[0006]在另一个示范性实施例中，公开了一种鳍型场效应晶体管结构。该鳍型场效应晶体管结构包括:衬底，包括位于绝缘层之上的含硅层，以及鳍阵列，被形成为包括所述含硅层。该鳍型场效应晶体管结构包括栅极，所述栅极覆盖所述鳍阵列中每个鳍的部分而不是全部长度。所述部分覆盖所述阵列中的每个鳍。所述栅极在该栅极的两侧界定源极/漏极区域。该鳍型场效应晶体管结构包括间隔物，位于所述栅极的每一侧，其中所述间隔物和所述栅极覆盖在所述阵列中鳍上所形成的硬掩模层。所述硬掩模层包括位于所述含硅层之上的第一层、第二层以及第三层。其中所述第一层形成在所述含硅层之上。所述第二层形成在所述第一层之上。所述第三层形成在所述第二层之上。该鳍型场效应晶体管结构包括合并位于所述源极/漏极区域中的鳍，其中至少所述硬掩模层的所述第二层和第三层没有覆盖位于所述源极/漏极区域中的鳍的部分。
【附图说明】
[0007]图1-4是根据一个示范性实施例的在鳍型场效应晶体管结构形成的不同阶段半导体材料100的透视图；
[0008]图5A是根据一个示范性实施例的在鳍型场效应晶体管结构形成的一个阶段的半导体材料的透视图，图5B是其侧视图；以及
[0009]图6A是根据一个示范性实施例的在鳍型场效应晶体管结构形成的一个阶段的半导体材料的透视图，图6B是其侧视图。
【具体实施方式】
[0010]在本发明中，提出了在间隔物下拉期间阻止鳍侵蚀并且限制外延过度覆盖的技术。在一个示范性实施例中，通过在鳍的顶部形成氮氧化氮(NON)复合硬掩模获得的这些效果。顶部氮化硅(SiN)以及氧化物帽层能够阻止因PC/间隔物I反应离子蚀刻(RIE)引起的鳍侵蚀。并且，底部的SiN HM限制了从鳍的顶部的外延生长，因此有助于最小化外延过度覆盖。
[0011]图1-4是根据一个示范性实施例的在鳍型场效应晶体管结构形成的不同阶段半导体材料100的透视图。图1示出了鳍型场效应晶体管结构形成的初期阶段。特别的，图1示出了在非晶硅(a-Si)芯轴以及MLD(分子层沉积)SIT间隔物形成前的氮氧化氮(NON)帽层的沉积。相比于其它技术，使用MLD可获得更好的共形性。MLD的一个示范性实施例涉及在用于沉积氮化娃(SiN)薄层的小批次炉(min1-batch furnace)中所使用的二氯甲娃烧(DCS)以及氨(NH3)的交替处理(alternate processing)。在图1中，半导体材料100的衬底105包括绝缘的掩埋氧化物(BOX)层110。SOI层120，其晶相构成中包括硅，形成在BOX层110之上并与BOX层110直接接触。SOI层120可掺杂或不掺杂。例如，对于一些低阈值电压(Vt)的器件可不掺杂，而对一些高阈值器件则可掺杂。SOI层120的一个示范性厚度是大于或等于25nm。掺杂剂可包括，例如硼对于NFET，或包括，例如磷对于PFET。NON层130形成在SOI层120之上并与其直接接触。NON层130是多层硬掩模。接下来，将详细描述NON层130中的示范性层以及示范性原因。例如，NON层130包括第一层140 (例如，第一 SiN层)，形成在SOI层120之上并与其接触，第二层150 (例如氧化物层)，形成在第一 SiN层140之上并与其接触，以及第三层160 (例如第二 SiN层)形成在氧化物层150之上并与其接触。在一个示范性实施例中，层140、150、160中的每一个的厚度是1nm(纳米)或更小，尽管这些层能够再厚些。
[0012]图2示出了在图1所示的鳍型场效应晶体管结构处理之后的步骤。特别的，该例子示出了 SIT间隔物蚀刻以及芯轴下拉，然后是ra光刻。FH是用于定义芯轴的掩模层。也就是说，形成非晶硅层230并且随后移除(例如通过蚀刻)以形成该非晶硅芯轴210，在此之后呈现出了半导体材料100，其中示出了非晶硅芯轴210中的两个(210-1以及210-2)。在本文中，非晶硅芯轴210的形成被称为芯轴下拉。SIT间隔物220-1以及220-2被形成在每个芯轴210之上。每个SIT间隔物大约以节距240 (pitch)分隔形成。该形成包括沉积间隔物(SIT间隔物220可以由SiN制造)，并且紧接着进行SIT间隔物蚀刻，例如是反应离子蚀刻(RIE)。厚度221被界定为(同样是SIT间隔物的RIE)使得用于形成鳍的SIT间隔物蚀刻能够移除SIT间隔物220并且形成鳍310，包括蚀刻NON层130以及SOI层120至BOX层110的表面111 (参看图3)。在一个例子中，该厚度221大约为20nm。
[0013]实施ra光刻至少将芯轴210和对应的SIT间隔物220切割至一长度(“LI”)。SIT间隔物220界定(至少部分地)了鳍的范围(参看图3)。
[0014]图3示出了在例如通过RIE去除芯轴210之后的半导体材料110。RIE被设计使得在SOI层120中发生硅的移除，就如同NON层130的移除以及SIT间隔物220的移除。RIE停止在BOX层110，例如停止在表面111。因此，SIT间隔物220至少部分的界定与其对应的鳍310以及鳍的阵列340的范围。也就是说，芯轴210-1的SIT间隔物220-1至少部分地界定鳍310-1的范围；芯轴210-1的SIT间隔物220-2至少部分地界定鳍310-2的范围；芯轴210-2的SIT间隔物220-1至少部分地界定鳍310-3的范围；并且，芯轴210-2的SIT间隔物220-2至少部分地界定鳍310-4的范围。还可在器件区域之外的地方出现鳍。因此，可以实施含硅的抗反射涂敷(S1-ARC)和光学弥散层(ODL)处理以移除多余的鳍而且还将保留的鳍切割至正确的长度。
[0015]在这个例子中，鳍的阵列340具有四个沿第一轴(Y)彼此平行的鳍310，并且通过沿第二轴(X)的距离为d的鳍节距240隔开。每个鳍310具有宽度W1，长度L2，其中长度L2比Wl大得多。Wl的范围是8-12nm。L2的范围是500nm到lum。每个鳍310具有平行于长轴以及每个鳍的侧面370，并且还具有位于鳍310轴向端部的侧面380。
[0016]阵列340构成鳍型场效应晶体管结构300的一部分。鳍310中的每一个仍然具有覆盖在鳍顶部330的NON层130。
[0017]图4示出了以下处理之后的半导体材料100:在PC/HKMG 410构成之后通过栅极材料层425的栅极图案化以形成该栅极420，栅极图案化还界定了源极/漏极区域440。形成HKMG层410后，然后形成栅极材料层425 (例如包括多晶硅)。该HKMG层410可包括高k电介质，例如可以是二氧化铪(HfO2)、三氧化二铝(Al2O3,)、三氧化二镧(La2O3)以及包括氮化钛(TiN)、氮化钽(TaN)、氮铝化钽(TaAlN)、碳化钛(TiC)等的金属层。该PC反应离子蚀刻(RIE)(用于图案化HKMG层410以及栅极420)停止在BOX层110的表面11以及SiN帽层(即，第二 SiN层160)上，以阻止鳍状氧化物层150的腐蚀。也就是说，SiN层160在栅极420图案化中阻止了鳍腐蚀。该PC RIE界定了栅极420的范围，例如，通过形成具有面向源极/漏极区域440的侧面445以及平行于鳍的侧面的侧面450的栅极材料420。栅极420具有宽度W2并且形成在栅极区域460中。W2可取自大约是18-22nm的范围。典型的，放置栅极420以使得轴475位于(例如，沿着Y轴)W2/2和L2/2处。换句话说，如果轴475位于Y轴的零点处，则栅极420在+Y和-Y每个方向上都延伸W2/2，并且每个鳍310在+Y和- Y每个方向上都延伸L2/2。
[0018]现转向图5A和图5B，其中图5A是根据一个示范性实施例的在鳍型场效应晶体管结构形成的一个阶段的半导体材料的透视图，图5B是其侧视图(在图5A中通过箭头5B指示出)。在原位基辅助沉积(iRAD)间隔物510形成于栅极材料层425的侧面445之后示出鳍型场效应晶体管结构300。该iRAD间隔物510 (例如“间隔物I”)是通过iRAD处理所形成的层(例如SiN)形成，其为该间隔物创建了非常共形的层以及致密的层，间隔物510从该致密层形成。每个间隔物510具有表面530，通过实施间隔物RIE以进行间隔物下拉并且在ISD外延生长之前在源极/漏极区域540移除顶部的SiN帽层(即第三层160，