半导体装置的第二主表面120。可通过共同的或同时的处理步骤来形成接 触开口 630和场板沟槽652。
[0081] 图6B显示包括场板沟槽642和组合接触开口 640的另一半导体装置。场板650被 以与例如图1中描述的方式类似的方式设置在场板沟槽652内。该半导体装置还包括组合 接触开口 640,组合接触开口 640具有保持在栅极电势的导电填料642。组合接触开口 640 内的导电填料642通过介电材料641来与漂移区660绝缘。导电填料的另一部分在与沟道 区域620相邻的区域中实施栅电极610。组合接触开口 640不在与沟道区域620相邻的区 域中延伸到第二主表面120。在与漂移区660相邻的区域中，组合接触开口可例如实施图 5B中图解的互连元件633。在这个区域中，组合接触开口 640可从第一主表面110延伸到 第二主表面120。不同区域中的接触开口 640的较大深度可由沟槽区域的不同宽度所导致。 图6B中示出的半导体装置的另外的部件类似于图6A中示出的部件。
[0082] 根据另一实施例，该半导体装置可包括第二沟槽643,第二沟槽643被沿着第一方 向设置在场板沟槽652和漏极区域605之间。第二沟槽643填充有导电材料662,导电材 料662通过第二介电材料661来与相邻半导体材料绝缘。例如，第二沟槽643内的导电材 料662可保持在栅极电势，并且因此实施图5B中图解的互连元件。图6C中图解的半导体 装置的另外的部件与图1或6A中示出的半导体装置的各部件相同。
[0083] 图7和8图解根据实施例的用于形成半导体装置的方法的元件。
[0084] 图7A显示具有埋入氧化物层105的半导体主体或基底100。第一沟槽710和第二 沟槽720被形成在半导体主体100的第一主表面110中。可如传统方式一样以光刻方式定 义第一沟槽710和第二沟槽720。例如，第一沟槽710可具有比第二沟槽d8小的宽度d7，沿 平行于附图的平面的方向测量该宽度。其后，如传统方式一样，执行蚀刻步骤。由于第二沟 槽720的增加的宽度d8，可按照比第一沟槽710高的蚀刻速度蚀刻该沟槽。例如，可使用诸 如RIE("反应离子蚀刻"）方法的各向异性蚀刻方法蚀刻该沟槽。因此，第二沟槽720具有 比第一沟槽710深的深度。第二沟槽720延伸到埋入氧化物层105。图7B显示所获得的结 构的例子。
[0085] 其后，介电层730被形成在每个沟槽中，然后形成导电层740。执行平面化步骤。 图7C显示所获得的结构的例子。
[0086] 其后，可执行削薄处理以去除位于埋入氧化物层105下方的基底部分。例如，可通 过蚀刻、研磨或CMP(化学机械抛光）方法来实现这一点。在这个处理之后，保持埋入氧化 物层105的一部分。然后，另一金属化层750可被形成在半导体主体的背侧上方。作为结 果，可获得图7D中示出的结构。如图中所示，第二沟槽720可延伸到背侧金属化层750,而 第一沟槽710不延伸到埋入氧化物层105。例如，第一沟槽710实施已在这里进一步解释的 栅极沟槽，第二沟槽720可实施场板沟槽。第二沟槽720可同时用作接触开口。使用上述 处理步骤，可使用共同的并且同时的处理步骤形成第一和第二沟槽710、720。将会清楚地理 解，根据替代方法，可使用不同处理形成第一和第二沟槽。
[0087] 根据图8中图解的另一实施例，第三沟槽725可被形成在半导体主体中。另外，可 形成第一和第二沟槽710、720,以使得第一沟槽710和第二沟槽720都不延伸到埋入氧化物 层105。使用这个处理，可形成专用接触开口 725,而同时形成栅极沟槽和场板沟槽。例如， 如图8A中所示，用于执行根据这个实施例的方法的开始点可以是SOI基底。SOI基底100 包括埋入氧化物层105。其后，第一沟槽710、第二沟槽720和第三沟槽725被形成在半导 体基底的第一主表面110中。
[0088] 虽然未在图8B中明确地示出，但第三沟槽725沿相对于描绘的附图的平面垂直的 方向具有宽度d9，宽度d9比场板沟槽720和第一沟槽710的宽度大得多。例如，第三沟槽 725可实施环形结构，也如图6B中所示。因此，使用一个单个蚀刻方法，第三沟槽725可被 蚀刻至比第一沟槽710和第二沟槽720深得多的深度。例如，第三沟槽725可被蚀刻以延 伸到埋入氧化物层105。其后，沉积介电层730,然后形成导电层740。
[0089] 图8C显示所获得的结构的例子。其后，执行削薄方法以去除位于埋入氧化物层 105下方的基底材料和埋入氧化物层105的一部分以露出第三沟槽725内的导电材料740 的底部部分。然后，背侧金属化层750可被形成为埋入氧化物层105的底侧。图8D显示所 获得的结构的例子。如图中所示，连接元件由第三沟槽725实施，第三沟槽725包含接触背 侧金属化层750的导电填料740。
[0090] 尽管以上描述了本发明的实施例，但可实施另外的实施例。例如，另外的实施例可 包括在权利要求中列举的特征的任何子组合或在以上给出的例子中描述的元件的任何子 组合。因此，所附权利要求的这种精神和范围不应局限于这里含有的实施例的描述。
【主权项】
1. 一种半导体装置，包括位于具有第一主表面的半导体主体中的晶体管，所述晶体管 包括： 源极区域； 漏极区域； 沟道区域； 漂移区； 源极接触，以电气方式连接到源极区域； 漏极接触，以电气方式连接到漏极区域； 栅电极，位于沟道区域，沟道区域和漂移区被沿着第一方向设置在源极区域和漏极区 域之间，第一方向平行于第一主表面，沟道区域具有沿着第一方向延伸的第一脊的形状， 源极接触和漏极接触之一与第一主表面相邻，源极接触和漏极接触中的另一个与第二 主表面相邻，第二主表面与第一主表面相对。2. 根据权利要求1的半导体装置，还包括：背侧金属化，位于第二主表面上方，背侧金 属化连接到与第二主表面相邻的源极接触或漏极接触。3. 根据权利要求2的半导体装置，还包括：感测接触，位于第一主表面，感测接触经背 侧接触与背侧金属化连接。4. 根据权利要求3的半导体装置，其中所述背侧接触被设置在从第一主表面延伸到第 二主表面的背侧接触开口中。5. 根据前面权利要求中任一项的半导体装置，其中源极和漏极区域被设置为与第一主 表面相邻。6. 根据前面权利要求中任一项的半导体装置，还包括：栅极沟槽，被设置在第一主表 面中并且沿第一方向延伸，栅电极的部分被设置在栅极沟槽中。7. 根据前面权利要求中任一项的半导体装置，还包括：场板沟槽，被设置在第一主表 面中并且沿第一方向延伸，场板的部分被设置在场板沟槽中。8. 根据前面权利要求中任一项的半导体装置，还包括：绝缘层，与第二主表面接触。9. 根据权利要求8的半导体装置，还包括：另一半导体层，与绝缘层的背侧接触。10. -种集成电路，包括分别位于具有第一主表面的半导体主体中的第一和第二晶体 管，第一和第二晶体管中的每一个包括： 源极区域； 漏极区域； 沟道区域； 漂移区； 源极接触，以电气方式连接到源极区域； 漏极接触，以电气方式连接到漏极区域； 栅电极，位于沟道区域，沟道区域和漂移区被沿着第一方向设置在源极区域和漏极区 域之间，第一方向平行于第一主表面，沟道区域具有沿着第一方向延伸的第一脊的形状， 第一晶体管的源极接触和漏极接触之一与第一主表面相邻，第一晶体管的源极接触和 漏极接触中的另一个与第二主表面相邻，第二主表面与第一主表面相对。11. 根据权利要求10的集成电路，其中所述第一晶体管的源极接触和第二晶体管的漏 极接触与第一和第二主表面之一相邻，并且第一晶体管的漏极接触和第二晶体管的源极接 触与第一和第二主表面中的另一个相邻。12. 根据权利要求11的集成电路，还包括：金属化层，以电气方式连接第一晶体管的源 极接触和第二晶体管的漏极接触。13. 根据权利要求10至12中任一项的集成电路，还包括：隔离沟槽，使第一晶体管与 第二晶体管绝缘，隔离沟槽被设置在第一和第二晶体管之间。14. 根据权利要求10至13中任一项的集成电路，其中：第一和第二晶体管的源极接触 与第一和第二主表面之一相邻，并且第一和第二晶体管的漏极接触与第一和第二主表面中 的另一个相邻。15. -种制造半导体装置的方法，包括在具有第一主表面的半导体主体中形成晶体管， 所述方法包括： 形成与第一主表面相邻的源极区域和漏极区域； 形成与第一主表面相邻的沟道区域和漂移区； 在源极和漏极区域之间形成栅电极，形成栅电极包含在第一主表面中形成栅极沟槽； 以及 形成从第一主表面延伸到第二主表面的接触开口，第二主表面与第一主表面相对。16. 根据权利要求15的方法，还包括：在第一主表面中形成场板沟槽，通过联合处理方 法来执行形成场板沟槽和形成接触开口。17. 根据权利要求16的方法，其中所述接触开口具有比场板沟槽的宽度和深度大的宽 度和深度。18. 根据权利要求15至17中任一项的方法，还包括：从第二主表面去除半导体主体的 一部分以使半导体主体变薄。19. 根据权利要求15至17中任一项的方法，还包括：从第二主表面去除半导体主体的 一部分以使半导体主体变薄，由此去除接触开口的底部部分。20. 根据权利要求15至19中任一项的方法，还包括：形成与第二主表面相邻的绝缘 层。21. 根据权利要求15至20中任一项的方法，其中所述半导体主体是绝缘体上硅基底， 半导体主体的第二主表面与埋入绝缘体层相邻。22. 根据权利要求15至21中任一项的方法，还包括：在第一主表面中形成栅极沟槽并 且在栅极沟槽中形成栅电极。
【专利摘要】本发明涉及半导体装置、集成电路和形成半导体装置的方法。一种半导体装置包括形成在具有第一主表面的半导体主体中的晶体管。该晶体管包括：源极区域；漏极区域；沟道区域；漂移区；源极接触，以电气方式连接到源极区域；漏极接触，以电气方式连接到漏极区域；和栅电极，位于沟道区域。沟道区域和漂移区被沿着第一方向设置在源极区域和漏极区域之间，第一方向平行于第一主表面。沟道区域具有沿着第一方向延伸的第一脊的形状。源极接触和漏极接触之一与第一主表面相邻，源极接触和漏极接触中的另一个与第二主表面相邻，第二主表面与第一主表面相对。
【IPC分类】H01L29/78, H01L21/336, H01L29/417
【公开号】CN104956489
【申请号】CN201380072129
【发明人】A.迈泽, R.魏斯, F.希尔勒, M.韦莱迈尔, M.聪德尔, P.伊尔西格勒
【申请人】英飞凌科技股份有限公司
【公开日】2015年9月30日
【申请日】2013年12月3日
【公告号】DE112013005770T5, WO2014086479A1