功率场效应晶体管以及对应封装、系统及制造方法
【专利说明】功率场效应晶体管以及对应封装、系统及制造方法
[0001]相关串请案交叉参考
[0002]本申请案主张2013年3月11日提出申请的第61/776，500号美国临时专利申请案的权益，所述美国临时专利申请案特此出于所有目的如同全面陈述于本文中一般以全文引用的方式并入。
技术领域
[0003]本发明涉及场效应晶体管，特定来说涉及一种多栅极场效应晶体管。
【背景技术】
[0004]在当今的世界中，用于转换电力的切换模式电力供应器为近乎普遍的。由于切换模式电力供应器通常展现高效率的事实，因此对移动或便携式电子装置来说其为有吸引力的，这是因为这些装置通常电池没电。然而，切换模式电力供应器会取决于负载条件而展现低效率。部分来说，由于功率晶体管(通常场效应晶体管)在操作中为通常固定的，因此此结果不允许最优控制。
[0005]因此，存在跨越负载条件的宽广范围提高切换模式电力供应器的效率的需要。为此，需要允许定制控制的经改进场效应晶体管。
【发明内容】
[0006]根据各种实施例，一种经改进场效应晶体管(FET)可通过将功率FET的栅极分段而提供，其中控制器可“决定”所述FET的使用程度，由此跨越整个范围增加效率。
[0007]根据实施例，一种功率场效应晶体管包含半导体芯片，所述半导体芯片具有各自并联耦合的多个源极及漏极触点以及彼此分离的多个栅极区，其中每一栅极连接到单独接合垫。在一些实施例中，所述栅极接合垫是配置为经选择性控制以确定所述功率FET的功能性质。在一些实施例中，所述FET包括彼此绝缘的两个栅极以及共用漏极及源极区域。在一些实施例中，所述FET包含多个(η个)栅极，其中η>2。
[0008]根据实施例，一种布置于封装内的功率场效应晶体管(FET)包含半导体芯片，所述半导体芯片具有连接到所述封装的相应引脚的多个源极及漏极触点以及经配置以并联连接以确定所述功率FET的功能性质的彼此分离的多个栅极，其中每一栅极连接到所述封装的单独引脚。
[0009]根据实施例，一种用于制造半导体芯片的方法包含:提供各自并联耦合的多个源极及漏极触点；及提供彼此分离的多个栅极区，其中每一栅极连接到单独接合垫。在一些实施例中，将所述栅极接合垫配置为经选择性控制以确定所述功率FET的功能性质。在一些实施例中，所述FET包括彼此绝缘的两个栅极以及共用漏极及源极区域。在一些实施例中，所述FET包含多个(η个)栅极，其中η>2。
[0010]根据实施例，一种系统包含:功率FET，其包括彼此绝缘的两个栅极以及共用漏极及源极区域；及控制器，其经配置以针对所述功率FET的所述两个栅极中的每一者提供单独控制信号。在一些实施例中，栅极接合垫是配置为经选择性控制以确定所述功率FET的功能性质。在一些实施例中，所述FET包括彼此绝缘的两个栅极以及共用漏极及源极区域。在一些实施例中，所述FET包含多个(η个)栅极，其中η>2。
[0011]根据实施例，一种方法包含:提供包括彼此绝缘的两个栅极以及共用漏极及源极区域的功率FET ;及提供经配置以针对所述功率FET的所述两个栅极中的每一者提供单独控制信号的控制器。在一些实施例中，将栅极接合垫配置为经选择性控制以确定所述功率FET的功能性质。在一些实施例中，所述FET包括彼此绝缘的两个栅极以及共用漏极及源极区域。在一些实施例中，所述FET包含多个(η个)栅极，其中η>2。
[0012]在结合以下描述及附图考虑时，将更好地了解及理解本发明的这些及其它方面。然而，应理解，尽管指示本发明的各种实施例及其众多特定细节，但以下描述是以图解说明方式而非限制方式给出。可在不背离本发明的精神的情况下在本发明的范围内做出许多替换、修改、添加及/或重新布置，且本发明包含所有这些替换、修改、添加及/或重新布置。
【附图说明】
[0013]包含随附及形成本说明书的部分的图式以描绘本发明的特定方面。应注意，图式中所图解说明的特征未必按比例绘制。通过结合附图参考以下描述，可获取对本发明及其优点的较完整理解，在附图中相似参考编号指示相似特征，且其中:
[0014]图1A是现有技术功率场效应晶体管(FET)的图式。
[0015]图1B是图解说明用于功率FET的引脚/封装配置的图式。
[0016]图2是驱动器电路的实例。
[0017]图3是各种功率FET的效率对负载电流的图表。
[0018]图4是图解说明根据实施例的功率FET的图式。
[0019]图5Α图解说明FET裸片的实例。
[0020]图5Β图解说明图5Α的FET裸片的引线框架的实例。
[0021 ] 图6图解说明使用根据实施例的功率FET的示范性驱动电路。
[0022]图7是根据实施例的功率FET的效率对负载电流的图表。
[0023]图8是图解说明示范性晶体管单元的图式。
【具体实施方式】
[0024]参考在附图中图解说明且在以下描述中详述的示范性(且因此非限制性)实施例更全面地阐释本发明及其各种特征及有利细节。然而，应理解，尽管指示优选实施例，但详细描述及特定实例仅以图解说明方式而非以限制方式给出。可省略对已知编程技术、计算机软件、硬件、操作平台及协议的描述以便不会不必要地在细节上模糊本发明。所属领域的技术人员将从本发明明了在基本发明概念的精神及/或范围内的各种替换、修改、添加及/或重新布置。
[0025]根据各种实施例，可提供允许两个(2)以上栅极的引脚输出的功率FET装置。通过将功率FET的栅极分段成“η”个分段，用户及/或控制器可选择FET的使用程度。通过基于电流负载而动态地选择FET的大小，跨越操作的整个范围的总体效率可在不具有额外装置的情况下优化。因此，尽管此装置具有并联耦合的共用源极及漏极区域，但栅极为分离的且可经控制以包含相关联漏极及源极区域。举例来说，根据一些实施例，共用功率MOSFET包括通过内部金属层并联耦合的多个晶体管单元。根据各种实施例，尽管这些单元的漏极及源极区域为内部并联连接的，但仅一些单元的栅极经并联耦合以形成彼此分离的多个栅极。总之，本发明标的物不限于任何特定FET技术，但可应用于任何类型的场效应晶体管。
[0026]切换调节器中的共用结构是彼此上下地堆叠的两个功率FET。在操作中，这些上部及下部FET轮流接通。图1A展示可用作驱动器电路中的上部或下部功率FET的常规功率FET设计100。如可见，此常规晶体管100包含源极102且具有单个栅极104及相关联触点。
[0027]图1B展示典型N沟道功率MOSFET 112及其(若干)内部连接。特定来说，可如以(举例来说)IlOa及IlOb所展示来体现集成电路封装110。MOSFET 112包含源极连接114a到114b、漏极连接116a到116d及单个栅极连接118。如可了解，多个漏极及源极连接提供低电阻连接。
[0028]图2图解说明包含控制器202及晶体管204的驱动电路200，晶体管204包含上部FET 206a及下部FET 206b。控制器202分别经由连接208、210而驱动上部晶体管206a及下部晶体管206b的栅极。上部及下部FET大小基于(举例来说)切换模式功率应用的负载条件而经选择以提供良好效率。
[0029]如图3的图式中所展示，在大负载处，设计将包含大FET装置。举例来说，可选择由受让人制造的高速N沟道功率MOSFET MCP87050及MCP87018。然而，在轻负载处，较好选择将为也由受让人制造的N沟道功率MOSFET MCP87130及MCP87050。功率FET可为NMOS或PMOS装置。根据进一步实施例，这些功率MOSFET可集成到例如微控制器的混合信号装置中。
[0030]现在转到图4，展示根据实施例的功率FET 400。在所图解说明的实例中，功率FET400包含源极402以及第一栅极404a及第二栅极404b。此装置可划分成两个部分:操作总FET的一部分的栅极A 404a及操作其余部分的栅极B 404b。因此，根据各种实施例，提供共用漏极及源极区域，但栅极分成多个部分(两个或两个以上)，其中栅极连接到内部不短路的个别栅极引脚。因此，可单独控制每一栅极404a、404b。栅极404a、404b可经外部短路以提供装置的全功率。然而，可通过仅使用两个栅极中的一者而按比例减小其参数。如果实施两个以上栅极，那么可实现甚至更大的可缩放性。
[0031]多个栅极可如图5A及图5B中所展示而实施。特定来说，展示使用引线框架上倒装芯片技术的实施方案。更特定来说，以500展示实例性裸片。裸片500包含栅极接触元件502a到502c、漏极接触元件504a到504c及源极接触元件506a到506c。
[0032]在图5B中展示对应引线框架510。引线框架510包含栅极引线512a到512c。引线框架510进一步包含漏极引线指形件514及源极引线指形件516。漏极引线指形件514经布置有接触条带518以形成单个接触元件。同样地，源极引线指形件516经布置有接触条带520，从而形成单个接触元件。
[0033]根据实施例的功率晶体管可(举例来说)通过针对接触元件502a到502c、504a到504c及506a到506c提供焊料“球块”且通过适当加热将引线框架510附接到裸片500而形成。依据共同让与的美国专利申请案