避开标记m。虽然于图示中，第一导电图案3700覆盖绝缘层3301，然而第一导电图案3700也可以被绝缘层3301所覆盖，本发明并不加以限制。
[0114]还有第一保护层3900，形成于基板3100上，且形成于薄膜晶体管3300、标记m、位于周边线路区3113的绝缘层3301与第一开口 3800上。第一保护层3900的介电常数大于绝缘层3301的介电常数。其中，第一保护层3900的材料可选自前述实施例中所述的第一保护层1900的材料。因此，如图9B所示，于基板3100的边缘310E的剖切线bb’所对应的部分剖面示意图中，基板3100上的第一保护层3900于绝缘层3301的第一开口 3800处与基板3100相接触，而于第一开口 3800以外的部分，第一保护层3900不接触基板3100的上表面。
[0115]而如图9C所示，于标记m处的剖切线cc’所对应的部分剖面示意图中，基板3100上有第一导电图案3700，以及其上的绝缘层3301。于绝缘层3301的上覆盖有第一保护层3900 ο
[0116]于某些实施例中，请回到图8，标记m位于像素阵列基板3000的四个角落，第一开口 3800至少具有两个第一部分3801、3803与一个第二部分3805，各第一部分邻近基板3100的边缘310E，第二部分3805分别连通第一部分3801与第一部分3803，且第二部分3805邻近标记m，但不邻接于基板3100的边缘310E。此时，第二部分3805不与标记m连通，而切割后的标记m的投影形状可为L型或其它合适的形状。其中，各第一部分的侧壁380E与基板的边缘310E投影于一平面时，前述二者(即第一部分3801的侧壁380E与基板的边缘310E以及第一部分3083的侧壁380E与基板的边缘310E)之间的距离d大于O。
[0117]而如图9D所示，于标记m旁第一开口 3800的第二部分3805处的剖切线dd’所对应的部分剖面示意图中。于剖切线bb’所对应的部分剖面示意图中，基板3100上的第一保护层3900覆盖绝缘层3301，并覆盖了第一开口 3800的侧壁，一直延伸覆盖基板3100的上表面3101直到边缘310E处。通过第一开口 3800，介电常数较低的绝缘层3301因为被介电常数较高的第一保护层3900包覆，并不会直接暴露于空气中。虽然于标记m处，也就是剖切线cc’处的绝缘层3301会暴露于空气，然而通过第一开口 3800的第二部分3805，于图9D中左侧(图8中dd’剖切线远离标记m的部分)的绝缘层3301与右侧(图8中dd’剖切线靠近标记m的部分)的绝缘层3301并不会相连。因此即使靠近标记m的绝缘层3301吸收了空气中的水气，靠近显示区的绝缘层3301并不会吸收到水气，从而使得水气影响显示区的元件的机率下降，延长了面板的寿命。同理，前述实施例像素阵列基板及其母板中相关位置上的第一开口 1800，通过第一开口 1800，介电常数较低的绝缘层1301因为被介电常数较高的第一保护层1900包覆，并不会在切割后直接暴露于空气中来吸收水气，从而使得水气影响显示区的元件的机率下降，延长了面板的寿命。
[0118]于另一实施例中，请参照图10，其是依据本发明另一实施例的像素阵列基板俯视图。如图10所示，相较于图8的实施例，本实施例的标记m不位于像素阵列基板3000的四个角落，而可位于四个角落之外的位置，且第一开口 3800至少具有两个第一部分3801、3807与第二部分3809，各第一部分邻接于边缘310E，第二部分3809分别连通第一部分3801与第一部分3807，且邻近标记m，但不邻接于边缘310E，可视为第二部分3809不与标记m连通。假设每个显示单元1110具有多个边，则每个边上会具有至少一个图10所示的标记m，且标记m的投影形状以实质上为直线形为范例，但不限于此，例如，标记m的投影形状可为曲线或其它合适的投影形状。于其它实施例，图10中也可包含图8所示的标记m。同理，图8中也可包含图10所示的标记m，则在角落与非角落处皆有标记m。其中，各第一部分的侧壁与基板的边缘310E投影于一平面时，前述二者(即第一部分3081的侧壁与基板的边缘310E以及第一部分3087的侧壁与基板的边缘310E)之间的距离d’大于0，而图10中所示的剖面线aa’、bb’、cc’、dd’与ee’的剖面结构可参阅图9A?9D与图11?14。通过距离d或d’大于0，可以保证切割完的面板中，绝缘层3301并不会直接暴露于空气，于绝缘层3301与空气之间，必然有第一保护层3900将绝缘层3301隔绝于空气。
[0119]于另一实施例中，请参照图11，其是依据本发明另一实施例中图8的剖切线cc’的部分剖面示意图。如图11所示，于本实施例中，在标记m所在位置的部分剖面结构中，与图9C的实施例的差异在于，本实施例中的像素阵列基板3000更具有第二导电图案3710。部分的第二导电图案3710位于周边线路区3113。第二导电图案3710与第一导电图案3700重叠，而标记m是由位于周边线路区3113的绝缘层3301、第一导电图案3700与第二导电图案3710重叠而构成。并且标记m的部分中，绝缘层3301夹设于第一导电图案3700与第二导电图案3710之间。
[0120]于再一实施例中，请参照图12A至图12D，其中图12A是依据本发明再一实施例中的像素阵列基板对应于剖切线aa’的部分剖面示意图，而图12B是依据本发明再一实施例中的像素阵列基板对应于剖切线bb’的部分剖面示意图，图12C是依据本发明再一实施例中的像素阵列基板对应于剖切线cc’的部分剖面示意图，图12D是依据本发明再一实施例中的像素阵列基板对应于剖切线dd’的部分剖面示意图。如图12A至图12D所示，于本实施例中的母板3000相较于图9A至图9D的实施例而言，更具有第二保护层3910，第二保护层3910形成于基板3100的上，且形成于薄膜晶体管3300、标记m与位于周边线路区3113的绝缘层3301上，其中，第二保护层3910夹设于绝缘层3301与第一保护层3900之间，第二保护层3910具有对应于第一开口 3800的第二开口 3810，以暴露出基板3100的部分上表面3101 (可称为内表面，因为基板3100的上表面3101的其余部分是被各材料层所覆盖而不外露)，且第一保护层3900形成于薄膜晶体管3300、标记m、位于周边线路区3113上的绝缘层3301、第二保护层3910、第一开口 3800与第二开口 3810上。此外，第一保护层3900的介电常数可大于第二保护层3910的介电常数。举例而言第二保护层3910的介电常数可选择性的小于6而大于1，其材料可选自于上述实施例中的绝缘层或其它合适的材料。
[0121]此外，同样参照图12A至图12D，于某些实施例中的像素阵列基板3000可以更具有介电层3920，而于另一些实施例中则可以不存在介电层3920。介电层3920形成于基板3100上，且形成于薄膜晶体管3300、标记m与位于周边线路区3113的绝缘层3301上。其中，介电层3920夹设于第二保护层3910与第一保护层3900之间，介电层3920具有对应于第二开口 3810的第三开口 3820，以暴露出基板3100的部分上表面3101，且第一保护层3900形成于薄膜晶体管3300、标记m、位于周边线路区3113的绝缘层3301、第二保护层3910、介电层3920、第一开口 3800、第二开口 3810与第三开口 3820上。
[0122]于另一实施例中，请参照图13，其是依据本发明另一实施例中的像素阵列基板对应于剖切线cc’的部分剖面示意图。如图13所示，相较于图12C的实施例，本实施例的介电层3920具有第四开口 3830。第四开口 3830位于标记m的上方，第一保护层3900形成于第四开口 3830上，且第四开口 3830可选择性不与第一开口 3800、第二开口 3810及第三开口 3820连通。于其它实施例中，第四开口 3830可与第一开口 3800、第二开口 3810及第三开口 3820连通。
[0123]于另一实施例中，以前述的像素阵列基板制作的显示面板，请参照图14，其是依据本发明另一实施例的显示面板的剖面示意图。请参阅图14与图8或图14与图10所示，显示面板4000中有如前述任一实施例的像素阵列基板3000、对向基板4100、框胶4200、显示介质层4300与光间隙物4400。其中框胶4200设置于像素阵列基板3000与对向基板4100之间。框胶4200位于第一开口 3800与显示区3111之间，框胶4200环绕显示区3111以构成空间(space)，此空间中填中有显示介质层4300。光间隙物(photo spacer) 4400设置于对向基板4100与像素阵列基板3000之间，且对应于第一开口 3800的侧壁与基板3100的边缘310E之间的区域，而光间隙物4400的厚度可选择性地小于或实质上等于显示介质层4300的厚度。在本实施例中，光间隙物4400可存于对应于至少一部分标记m的位置上，且设置于该对向基板与该基板之间；或者是光间隙物4400可存于对应于部分的第一开口 3800(例如两个第一部分3801和3805或3801和3807)的位置上，且设置于该对向基板与该基板之间；或者是光间隙物4400可存于对应于至少一部分标记m与部分的第一开口 3800(例如两个第一部分3801和3805或3801和3807)的位置上，且设置于该对向基板与该基板之间。再者，上述图12B、12C及/或图13所述的剖面图，亦可选择性的包含图14所述的光间隙物4400及其相关描述，并可很清楚的明白相对位置与配套关是。然而于某些实施例中，切割母板的程序合宜不太影响切割妥善率，则可以对应于母板的预切割区的位置上不存在光间隙物 4400。
[0124]由前述多个实施例所公开的像素阵列基板及其母板，由于在母板的预切割区部分，有开口直接将基板暴露，而由第一保护层于此处直接覆盖开口及基板，且开口也避开标记。因此当切割母板得到像素阵列基板时，直接暴露于空气的只有第一保护层及基板。换句话说，其余各层、各元件被第一保护层所保护并隔绝空气。由于第一保护层的介电常数较高，水气易被第一保护层阻挡于第一保护层之外，因此在第一保护层之内的各层材料不易吸收水气，从而使得其中氧化物半导体因为吸收水汽劣化的机率降低。再者，切割后的面板，其标记所在的区域虽然有比第一保护层较低的介电常