用于tft的金属氧化物半导体的缓冲层的制作方法
【专利说明】
[0001]发明背景
技术领域
[0002]本文所公开的实施方式大致关于薄膜半导体的缓冲层。更具体而言，本文所公开的实施方式大致关于高功函数且低电子亲和力层。
现有技术
[0003]当前对于薄膜晶体管(TFTs)的兴趣特别高，因为这些器件可用于与液晶有源矩阵显示器(LCDs)类似的器件中，所述器件经常被用于计算机及电视平板。LCD也可包括发光二极管(LED)，诸如用于背光照明的有机发光二极管(OLED)。LED及OLED需要TFT来处理显示器的活动。半导体的应用之一是用于薄膜晶体管，所述晶体管传统地用于显示器。
[0004]被驱动通过TFT的电流(即，接通电流)受到沟道材料(通常称为活性材料、半导体材料或半导体活性材料)以及沟道宽度与长度的限制。另外，接通电压由半导体层的沟道区域内的载流子的聚积决定，此聚积可随半导体材料中的固定电荷的偏移或界面中的电荷收集及偏压温度应力或电流温度应力后的阈值电压偏移而变化。
[0005]在当前MO-TFT中，层间界面(诸如栅介电层与金属氧化物半导体层之间的界面)可对于器件的整体功能产生问题。在氧化铟镓锌(IGZO)、氧化锌(ZnO)及氮氧化锌(ZnON)TFT器件中，问题可包括迀移率问题及接通电压。
[0006]因此，在本领域中需要减少TFT器件的界面问题的方法及器件。
【发明内容】
[0007]本发明大致关于一种薄膜半导体器件，所述器件具有形成于薄膜半导体与一个或更多个其他层的界面上的缓冲层。缓冲层可具有高功函数及低电子亲和力以防止半导体层与栅介电层之间的电荷转移。因此，使用一个或更多个缓冲层可维持形成于半导体层中的电荷及防止增加薄膜半导体的阈值电压。
[0008]在一个实施方式中，薄膜半导体器件可包括:半导体层，具有第一功函数及第一电子亲和力水平；缓冲层，具有比第一功函数更大的第二功函数及比第一电子亲和力水平更低的第二电子亲和力水平；以及栅介电层，具有比第二功函数更小的第三功函数及比第二电子亲和力水平更高的第三电子亲和力水平。
[0009]在另一实施方式中，薄膜半导体器件可包括:半导体层，具有第一功函数及第一电子亲和力水平；缓冲层，具有比第一功函数更大的第二功函数及比第一电子亲和力水平更低的第二电子亲和力水平；及钝化层，具有比第二功函数更小的第三功函数及比第二电子亲和力水平更高的第三电子亲和力水平。
【附图说明】
[0010]通过参考实施方式(一些实施方式在附图中说明)，可获得在上文中简要总结的本发明的更具体的说明，而能详细了解上述的本发明的特征。然而应注意，附图仅说明本发明的典型实施方式，因而不应将这些附图视为限制本发明的范围，因为本发明可容许其它等效实施方式。
[0011]图1是对通用MO-TFT的描述，图示栅介电层及半导体层界面；
[0012]图2是可用于执行本文所描述的操作的工艺腔室的横截面示意图；
[0013]图3A至图3H是根据一实施方式的MO-TFT的示意图；以及
[0014]图4根据一实施方式结合缓冲层的MO-TFT。
[0015]为了助于理解，已尽可能使用相同的元件符号指定各图共有的相同元件。应考虑一个实施方式所公开的元件可有利地并入其它实施方式而无需进一步说明。
【具体实施方式】
[0016]本发明实施方式大致关于具有多个半导体层的薄膜半导体器件。可在半导体层与其他层之间沉积具有高功函数及低电子亲和力的缓冲层。通过插入缓冲层，可避免迀移率问题及可将栅的阈值电压维持在较低水平。尽管将参考TFT做出描述，但是应理解，本发明具有更广泛实用性，诸如用于任何薄膜半导体器件。
[0017]图1是对通用MO-TFT的描述。在此描述中，基板102具有通过各种技术在表面上沉积的叠层(stack)，所述技术诸如PVD、CVD、PE-CVD或其他技术。可在基板上沉积MO-TFT叠层，且所述叠层可包括栅极105、栅介电层106、半导体层108、源极111、漏极112及钝化层 118。
[0018]栅介电层106与半导体层108之间的界面可以是问题来源。功函数是费米能级与真空能级之间的能量差。费米能级是材料中的势能的计量，所述势能包括化学能及电能两者。当两种材料接触时，费米能级将设法达到平衡并将导致电荷从浅功函数材料转移至较深功函数材料。
[0019]当半导体层108 (诸如ZnO或ZnON半导体层)与栅介电层(诸如本征或未掺杂硅)形成界面时，不同功函数可导致较深功函数材料中的电荷聚积。在未掺杂硅(具有4.6电子伏特的功函数)及ZnO(具有4.5电子伏特的功函数)的情况下，电荷在界面上自ZnO转移至硅。此电荷转移增加栅的阈值电压。进一步地，半导体层108与栅介电层106之间的界面具有许多缺陷，存在所述缺陷的原因在于使得所述两个层彼此密切接触。因此，电荷可变得在此界面中被收集，从而在半导体内聚积。所述聚积导致较低的半导体层108内的电荷迀移率以及TFT器件中的大的阈值电压及大的截止电流。为了处理这些问题及其他问题，可在两种材料之间设置具有高功函数及低电子迀移率的缓冲层。通过参考下文的附图，更加清楚地描述本文所公开的本发明的实施方式。
[0020]可使用处理腔室(诸如等离子体增强化学气相沉积(PECVD)系统，可购自位于美国加州圣克拉拉市的应用材料公司)执行下文所描述的实施方式。然而，应理解，本文所公开的实施方式不受限于任何特定腔室，且可在其他腔室(包括由相同制造商或其他制造商出售的那些腔室)内执行所述实施方式。
[0021]图2是可用于执行本文所描述的操作的工艺腔室的横截面示意图。所述设备包括腔室200，在所述腔室内可在基板220上沉积一层或更多层膜。腔室200大体包括限定工艺空间的壁202、底部204及喷头206。在工艺空间内设置基板支撑件218。经由狭缝阀开口 208接进工艺空间以使得可移送基板220进出腔室200。可将基板支撑件218耦接至致动器216以升起及降低基板支撑件218。通过基板支撑件218可移动地设置升降销222以移动基板往返于基板接收表面。基板支撑件218也可包括加热和/或冷却构件224以将基板支撑件218维持在所需温度。基板支撑件218也可包括射频回程带226以在基板支撑件218的外围提供射频回程路径。
[0022]可通过紧固机构240将喷头206耦接至背板212。可通过一个或更多个紧固机构240将喷头206耦接至背板212以帮助防止下垂和/或控制喷头206的平直度/曲率。
[0023]可将气体源232耦接至背板212以通过喷头206中的气体通道将工艺气体提供至喷头206与基板220之间的处理区域。气体源232可包括含硅气体供应源、含氧气体供应源及含碳气体供应源等等。一个或更多个实施方式中可用的典型工艺气体包括硅烷(SiH4)、乙硅烷、N20、氨(NH3)、H2, N2或上述气体的组合。
[0024]将真空栗210耦接至腔室200以将工艺空间控制在所需压力下。可通过匹配网络250将射频源228耦接至背板212和/或耦接至喷头206以将射频电流提供至喷头206。射频电流在喷头206与基板支撑件218之间产生电场，使得可从喷头206与基板支撑件218之间的气体产生等离子体。
[0025]也可在气体源232与背板212之间耦接远程等离子体源230，诸如电感耦合远程等离子体源230。在处理基板之间，可将清洁气体提供至远程等离子体源230，使得产生远程等离子体。可将来自远程等离子体的自由基提供至腔室200以清洁腔室200部件。可通过提供至喷头206的射频源228进一步激励清洁气体。
[0026]可通过喷头悬挂件234将喷头206另外耦接至背板212。在一实施方式中，喷头悬挂件234是柔性金属裙部件(skirt)。喷头悬挂件234可具有唇236，喷头206可安置在所述唇上。背板212可安置在突出部分214的上表面上，所述突出部分与腔室壁202耦接以密封腔室200。
[0027]图3A至图3H是根据一实施方式的MO-TFT的示意图。如图3A所示，通过在基板302上方沉积导电层304来制造M0-TFT。可用于基板302的适宜材料包括(但不限于)玻璃、塑料及半导体晶片。可用于导电层304的适宜材料包括(但不限于)铬、钼、铜、铝、钨、钛及上述材料的组合，或透明导电氧化物(TCO)，诸如氧化铟锡(ITO)或掺杂氟氧化锌(ZnO:F)，所述透明导电氧化物常用作透明电极。导电层304可由物理气相沉积(PVD)或其他适宜沉积方法(诸如电镀、化学镀或化学气相沉积(CVD))形成。
[0028]在图3B中，图案化导电层304以形成栅极305。可通过在导电层304上形成光刻掩膜或者硬掩膜及将导电层304暴露至蚀刻剂来图案化导电层304。可通过将导电层304的暴露部分暴露至湿式蚀刻剂或暴露至蚀刻等离子体来图案化导电层304。在一实施方式中，蚀