割为半导体衬底SS的芯片区域，根据需要，密封至封装，由此完成包含IE型沟槽栅 IGBT的半导体器件。
[0231] (第二实施方式）
[0232] 使用图29说明该第二实施方式的IE型沟槽栅IGBT。图29是该第二实施方式的 IE型沟槽栅IGBT的主要部分剖视图（沿着上述图2的A-A线的主要部分剖视图）。在此 说明的IE型沟槽栅IGBT的第三线状沟槽栅电极TG3和第四线状沟槽栅电极TG4的构造与 上述第一实施方式的IE型沟槽栅IGBT不同。因而，在以下说明中，原则上仅说明与上述第 一实施方式的IE型沟槽栅IGBT不同的部分。
[0233] 在上述第一实施方式的IE型沟槽栅IGBT中，与发射极电极EE电连接的第三线状 沟槽栅电极TG3和第四线状沟槽栅电极TG4各自的上表面位于比与栅电极GE电连接的第 一线状沟槽栅电极TGl和第二线状沟槽栅电极TG2各自的上表面低的位置。
[0234] 并且，在上述第一实施方式的IE型沟槽栅IGBT中，与发射极电极EE电连接的第 三线状沟槽栅电极TG3和第四线状沟槽栅电极TG4各自的上表面位于比P型本体区域PB 的底面低的位置。即，上述第一实施方式的IE型沟槽栅IGBT成为漏极偏置构造。
[0235] 在该第二实施方式的IE型沟槽栅IGBT中，如图29所示，与发射极电极EE电连接 的第三线状沟槽栅电极TG3和第四线状沟槽栅电极TG4各自的上表面位于比与栅电极GE 电连接的第一线状沟槽栅电极TGl和第二线状沟槽栅电极TG2各自的上表面低的位置。
[0236] 但是，在该第二实施方式的IE型沟槽栅IGBT中，与发射极电极EE电连接的第三 线状沟槽栅电极TG3和第四线状沟槽栅电极TG4各自的上表面位于比P型本体区域PB的 底面高的位置。即，形成于该第二实施方式的IE型沟槽栅IGBT的寄生PMOS晶体管未成为 漏极偏置构造。
[0237] 这样，通过将与发射极电极EE电连接的第三线状沟槽栅电极TG3和第四线状沟槽 栅电极TG4各自的上表面设置于比P型本体区域PB的底面高的位置，寄生PMOS晶体管不 成为栅极-漏极偏置构造，因此空穴的排出效果提高。但是，与上述第一实施方式的IE型 沟槽栅IGBT相比，该第二实施方式的IE型沟槽栅IGBT的栅极-发射极之间的电容增加， 因此IGBT的由MOS构造引起的开关性能延迟。另一方面，依赖于残留载流子的行为等双极 性原因的开关性能高速化。另外，空穴排出力较高，因此半导体衬底SS的表面Sa侧上的空 穴积累效果减小，导通电压性能变差。
[0238] (第三实施方式）
[0239] 使用图30和图31说明该第三实施方式的IE型沟槽栅IGBT。图30是将该第三 实施方式的半导体芯片的活性部的一部分放大表示的主要部分俯视图。图31是将该第三 实施方式的半导体芯片的活性部的一部分放大表示的主要部分剖视图（沿着图30示出的 D-D线的主要部分剖视图）。在此说明的IE型沟槽栅IGBT的线状有源单元区域LCa、线状 无源单元区域LCi以及线状空穴集电极单元区域LCc的构造与上述第一实施方式的IE型 沟槽栅IGBT不同。因而，在以下说明中，原则上仅说明与上述第一实施方式的IE型沟槽栅 IGBT不同的部分。
[0240] 如图30所示，该第三实施方式的线状单位单元区域LC由线状混合单元区域LCh 以及其两侧的半宽的线状无源单元区域LCi构成，线状混合单元区域LCh的宽度Wh比线状 无源单元区域LCi的宽度Wi窄。
[0241] 线状混合单元区域LCh由相互面对称的第一线状混合子单元区域LChl以及第二 线状混合子单元区域LCh2构成。第一线状混合子单元区域LChl为使上述图2示出的线状 有源单元区域LCa的右半单元以及线状空穴集电极单元区域LCc的左半单元一体化而得到 的混合单元。另一方面，第二线状混合子单元区域LCh2为使上述图2示出的线状有源单元 区域LCa的左半单元以及线状空穴集电极单元区域LCc的右半单元一体化而得到的混合单 J L 〇
[0242] 即，线状混合单元区域LCh能够通过以使与栅电极（上述图1示出的栅电极GE) 电连接的第一线状沟槽栅电极TGl位于中央的方式组合第一线状混合子单元区域LChl与 第二线状混合子单元区域LCh2而得到。因而，在该第三实施方式中，第一线状混合子单元 区域LChl的宽度Whl与第二线状混合子单元区域LCh2的宽度Wh2相同或者实质上相同。
[0243] 另外，与发射极电极EE电连接的第二线状沟槽栅电极TG2和第三线状沟槽栅电极 TG3夹持线状无源单元区域LCi而分开位于其两侧。因而，除了端部沟槽栅电极TGp以外， 还设置与第二线状沟槽栅电极TG2和第三线状沟槽栅电极TG3同一层的由多晶硅膜构成的 连接用栅极引出焊盘（发射极连接部）TGx，由此实现相互连接。而且，将第二线状沟槽栅电 极TG2及第三线状沟槽栅电极TG3与发射极电极EE电连接的接触槽CT (在该情况下为多 个）被连接用栅极引出焊盘（发射极连接部）TGx平面地包于内部。通过设为这种构造，能 够进一步提高连接的可靠性。
[0244] 接着，使用图31说明沿着图30的D-D线的截面构造。
[0245] 如图31所示，N型漂移区域ND占据半导体衬底SS的主要部分，在半导体衬底SS 的背面Sb侧，从接近N型漂移区域ND -侧起设置有N型场截止区域Ns和P +型集电极区 域PC。并且，在半导体衬底SS的背面Sb设置有与P+型集电极区域PC电连接的集电极CE。
[0246] 另一方面，在半导体衬底SS的表面Sa侧，在其大致整面（单元形成区域CR的大 致整面）上设置有P型本体区域PB。
[0247] 在第一线状混合子单元区域LChl与第二线状混合子单元区域LCh2的边界部处的 半导体衬底SS的表面Sa侧设置有第一沟槽Tl，在该第一沟槽Tl的内部隔着栅极绝缘膜 GI设置有第一线状沟槽栅电极TGl。
[0248] 在此，第一线状沟槽栅电极TGl与栅电极（上述图1示出的栅电极GE)电连接。另 外，第一线状沟槽栅电极TGl被埋入到形成于半导体衬底SS的第一沟槽Tl的从下端部至 上部的范围。
[0249] 另一方面，在线状混合单元区域LCh与线状无源单元区域LCi的边界部处的半导 体衬底SS的表面Sa侧设置有第二沟槽T2和第三沟槽T3,在第二沟槽T2和第三沟槽T3各 自的内部隔着栅极绝缘膜GI设置有第二线状沟槽栅电极TG2和第三线状沟槽栅电极TG3。
[0250] 第二线状沟槽栅电极TG2和第三线状沟槽栅电极TG3与发射极电极EE电连接。另 外，第二线状沟槽栅电极TG2被埋入到形成于半导体衬底SS的第二沟槽T2的底部，其上表 面位于比第一线状沟槽栅电极TGl的上表面低的位置，并且位于比P型本体区域PB的底面 低的位置。同样地，第三线状沟槽栅电极TG3被埋入到形成于半导体衬底SS的第三沟槽T3 的底部，其上表面位于比第一线状沟槽栅电极TGl的上表面低的位置，并且位于比P型本体 区域PB的底面低的位置。
[0251] 在第一线状混合子单元区域LChl和第二线状混合子单元区域LCh2中，在半导体 衬底SS的表面Sa侧，仅在第一线状沟槽栅电极TGl侧设置有N+型发射极区域NE，在接触 槽CT的下端部设置有P+型本体接触区域PBC。在该P +型本体接触区域PBC之下设置有P +型锁定防止区域PLP，在P+型锁定防止区域PLP之下设置有N型空穴势皇区域NHB。
[0252] 在线状无源单元区域LCi中，在半导体衬底SS的表面Sa侧，在P型本体区域PB 之下设置有例如比第一、第二以及第三沟槽Tl、T2以及T3深的P型浮置区域PF。
[0253] 在半导体衬底SS的表面Sa上的大致整面上形成有例如由氧化硅等构成的层间绝 缘膜IL。在层间绝缘膜IL上设置有例如由以铝为主要构成要素的金属膜构成的发射极电 极EE，该发射极电极EE经由接触槽CT与N+型发射极区域NE和P +型本体接触区域PBC相 连接。
[0254] 在发射极电极EE上还形成有例如由聚酰亚胺类的有机绝缘膜等构成的最终钝化 膜 FPF。
[0255] (第四实施方式）
[0256] 使用图32说明该第四实施方式的IE型沟槽栅IGBT。图32是该第四实施方式的 IE型沟槽栅IGBT的主要部分剖视图（沿着上述图2的A-A线的主要部分剖视图）。在此 说明的IE型沟槽栅IGBT的形成于第一、第二、第三以及第四沟槽T1、T2、T3以及T4的内壁 上的栅极绝缘膜的构造与上述第一实施方式的IE型沟槽栅IGBT不同。因而，在以下说明 中，原则上仅说明与上述第一实施方式的IE型沟槽栅IGBT不同的部分。
[0257] 在上述第一实施方式的IE型沟槽栅IGBT中，在第一、第二、第三以及第四沟槽T1、 Τ2、Τ3以及Τ4的内壁的大致整面上形成有厚度均匀的栅极绝缘膜GI。
[0258] 在该第四实施方式的IE型沟槽栅IGBT中，如图32所示，将形成于第一沟槽Tl和 第二沟槽T2的线状无源单元区域LCi侧的内壁上的栅极绝缘膜GIi的厚度设为比形成于 线状有源单元区域LCa侧的内壁上的栅极绝缘膜GIo的厚度厚。同样地，将形成于第三沟 槽T3和第四沟槽T4的线状无源单元区域LCi侧的内壁上的栅极绝缘膜GIi的厚度设为比 形成于线状空穴集电极单元区域LCc侧的内壁上的栅极绝缘膜GIo的厚度厚。换言之，将 形成于第一、第二、第三以及第四沟槽Tl、T2、T3以及T4的与p型浮置区域PF接触的内壁 上的栅极绝缘膜GIi的厚度设为比形成于与N型空穴势皇区域NHB接触的内壁上的栅极绝 缘膜GIo的厚度厚。
[0259] 由此，该第四实施方式的IE型沟槽栅IGBT与上述第一实施方式的IE型沟槽栅 IGBT相比，能够进一步降低栅极-发射极之间的电容，因此能够改善开关损失的劣化。
[0260] (第五实施方式）
[0261] 使用图33和图34说明该第五实施方式的IE型沟槽栅IGBT。图33和图34分别 为该第五实施方式的IE型沟槽栅IGBT的第一例的主要部分剖视图（沿着上述图2的A-A 线的主要部分剖视图）和IE型沟槽栅IGBT的第二例的主要部分剖视图（沿着上述图2的 A-A线的主要部分剖视图）。在此说明的IE型沟槽栅IGBT的线状空穴集电极单元区域LCc 的构造与上述第一实施方式的IE型沟槽栅IGBT不同。因而，在以下说明中，原则上仅说明 与上述第一实施方式的IE型沟槽栅IGBT不同的部分。
[0262] 如图33所示，在该第五实施方式的IE型沟槽栅IGBT的第一例中，未形成线状空 穴集电极单元区域LCc的N型空穴势皇区域NHB。此外，虽未图示，但是也可以形成线状空 穴集电极单元区域LCc的N型空穴势皇区域NHB，并将其浓度设为低于线状有源单元区域 LCa的N型空穴势皇区域NHB的浓度。
[0263] 如图34所示，在该第五实施方式的IE型沟槽栅IGBT的第二例中，以位于第三沟 槽T3和第四沟槽T4的下端部之下的方式形成P型连接区域PC0,使位于线状空穴集电极单 元区域LCc两侧的线状无源单元区域LCi的P型浮置区域PF相连。
[0264] 由此，寄生PMOS晶体管的空穴排出效果提高，因此该第五实施方式的IE型沟槽栅 IGBT与上述第一实施方式的IE型沟槽栅IGBT相比能够降低开关损失。但是，导通电压性 能变差。
[0265] (第六实施方式）
[0266] 使用图35和图36说明该第六实施方式的IE型沟槽栅IGBT。图35和图36分别 为该第六实施方式的IE型沟槽栅IGBT的第一例的主要部分剖视图（沿着上述图2的A-A 线的主要部分剖视图）和IE型沟槽栅IGBT的第二例的主要部分剖视图（沿着上述图2的 A-A线的主要部分剖视图）。在此说明的IE型沟槽栅IGBT的第一、第二、第三以及第四线 状沟槽栅电极TGl、TG2、TG3以及TG4的构造与上述第一实施方式的IE型沟槽栅IGBT不 同。因而，在以下说明中，原则上仅说明与上述第一实施方式的IE型沟槽栅IGBT不同的部 分。
[0267] 如图35所示，在该第六实施方式的IE型沟槽栅IGBT的第一例中，在形成于线状 有源单元区域LCa与线状无源单元区域LCi之间的第一沟槽Tl和第二沟槽T2各自的内部 形成的沟槽栅电极为多级。
[0268] 即，从第一沟槽Tl的下端部到大约一半的深度为止形成有与发射极电极EE电连 接的第一线状虚设沟槽栅电极TDG1，在该第一线状虚设沟槽栅电极TDGl之上隔着绝缘膜 直到第一沟槽Tl的上部为止形成有与栅电极（上述图1示出的栅电极GE)电连接的第一 线状沟槽栅电极TG1。同样地，从第二沟槽T2的下端部至大约一半的深度为止形成有与发 射极电极EE电连接的第二线状虚设沟槽栅电极TDG2,在该第二线状虚设沟槽栅电极TDG2 之上隔着绝缘膜直到第二沟槽T2的上部为止形成有与栅电极（上述图1示出的栅电极GE) 电连接的第二线状沟槽栅电极TG2。
[0269] 另外，在埋入到第一沟槽Tl下部的第一线状虚设沟槽栅电极TDGl与第一沟槽Tl 的内壁之间形成的栅极绝缘膜GIb的厚度，比在埋入到第一沟槽Tl上部的第一线状沟槽栅 电极TGl与第一沟槽Tl的内壁之间形成的栅极绝缘膜GIu的厚度厚。同样地，在埋入到第 二沟槽T2下部的第二线状虚设沟槽栅电极TDG2与第二沟槽T2的内壁之间形成的栅极绝 缘膜GIb的厚度，比在埋入到第二沟槽T2上部的第二线状沟槽栅电极TG2与第二沟槽T2 的内壁之间形成的栅极绝缘膜GIu的厚度厚。
[0270] 并且，在形成于线状空穴集电极单元区域LCc与线状无源单元区域LCi之间的第 三沟槽T3和第四沟槽T4各自的内部形成的沟槽栅电极为多级。
[0271] 即，从第三沟槽T3的下端部至大约一半的深度为止形成有与发射极电极EE电连 接的第三线状虚设沟槽栅电极TDG3,在该第三线状虚设沟槽栅电极TDG3之上隔着绝缘膜 直到第三沟槽T3的上部为止形成有与发射极电极EE电连接的第三线状沟槽栅电极TG3。 同样地，从第四沟槽T4的下端部至大约一半的深度为止形成有与发射极电极EE电连接的 第四线状虚设沟槽栅电极TDG4,在该第四线状虚设沟槽栅电极TDG4之上隔着绝缘膜直到 第四沟槽T4的上部为止形成有与发射极电极EE电连接的第四线状沟槽栅电极TG4。
[0272] 第三线状沟槽栅电极TG3和第四线状沟槽栅电极TG4各自的上表面位于比第一线 状沟槽栅电极TGl和第二线状沟槽栅电极TG2各自的上表面低的位置，且位于比P型本体 区域PB的底面高的位置。
[0273] 另外，在埋入到第三沟槽T3下部的第三线状虚设沟槽栅电极TDG3与第三沟槽T3 的内壁之间形成的栅极绝缘膜GIb的厚度，比在埋入到第三沟槽T3上部的第三线状沟槽栅 电极TG3与第三沟槽Τ3的内壁之间形成的栅极绝缘膜GIu的厚度厚。同样地，在埋入到第 四沟槽Τ4下部的第四线状虚设沟槽栅电极TDG4与第四沟槽Τ4的内壁之间形成的栅极绝 缘膜GIb的厚度，比在埋入到第四沟槽Τ4上部的第四线状沟槽栅电极TG4与第四沟槽Τ4 的内壁之间形成的栅极绝缘膜GIu的厚度厚。
[0274] 由此，与上述第一实施方式的IE型沟槽栅IGBT相比，特别是能够降低栅极-集电 极之间的电容（反馈电容）。
[0275] 如图36所示，在该第六实施方式的IE型沟槽栅IGBT的第二例中，在形成于线状 有源单元区域LCa与线状无源单元区域LCi之间的第一沟槽Tl和第二沟槽Τ2各自的内部 形成的沟槽栅电极以及栅极绝缘膜等的构造与上述第一例相同。
[0276] 但是，在形成于线状空穴集电极单元区域LCc与线状无源单元区域LCi之间的第 三沟槽T3和第四沟槽T4各自的内部形成的沟槽栅电极以及栅极绝缘膜等的构造与上述第 一例不同。即，在