一种基于纤维衬底的忆阻器及其制备方法
【技术领域】
[0001] 本发明涉及到一种基于纤维衬底的忆阻器及其制备方法；属于微电子器件领域。【背景技术】
[0002] 忆阻器"(memristor)又称记忆电阻，是记忆（memory)和电阻（resistor)的复合 简写词，忆阻器的概念最早由加州大学伯克利分校的科学家Leon 0. Chua在研究了电荷、 电流、电压和磁通量之间的关系后，于1971年提出的，并从理论上指出忆阻器是继电阻、电 容、电感后第四种基本无源电路元件，它代表着电荷与磁通之间的关系。
[0003] 在忆阻器被提出的三十几年间，有关忆阻器的理论虽有发展却并没有引起人们足 够的重视。直到2008年，惠普实验室研究人员Williams等人成功制作出了基于金属和金 属氧化物的忆阻元件，证实了忆阻器的真实存在，其研究成果震惊了电子电工技术界，极大 地激发了人们开展忆阻器全方位研究的兴趣。
[0004] 相比于普通电阻器，忆阻器的最大区别在于其独特的电阻记忆特性。众所周知， 传统意义上的电阻器其阻值由材料本身性质决定的，在特定的外界下通常为定值；而忆 阻器的电阻值主要有外加电流大小（或者电压大小）、极性以及时长决定，即与流经它 的电荷量有关，并且在撤去外电场后忆阻器还能保持其电阻值。这种非线性记忆特性主 要源于忆阻器特殊的导电机理一带电空位或离子导电，而非电子导电。用数学定义为其
中M代表忆阻值，是忆阻器的特征参数。
[0005] 忆阻器的记忆特性将对计算机科学、生物工程学、电子工程、通信工程、神经网路 等领域产生极其深远的影响；同时，对忆阻器的研究，为电路设计及其忆阻电路应用提供了 全新的发展空间。
[0006] 现在制作的忆阻器器件，绝大多数采用绝缘氧化物或者单晶半导体（Si)等作为 衬底，这样制作的忆阻器具有不可弯曲和成本高等缺点，从而限制了电子电路的集成度，在 一定程度上阻碍了电子产品的轻型化发展，限制了忆阻器的应用范围。
【发明内容】
[0007] 针对现有技术中的忆阻器器件存在不可弯曲、成本高等缺点，导致其应用受到局 限，本发明的目的是在于提供一种柔性、质轻，与现有的CMOS工艺兼容，且电极引线易于引 出的忆阻器。
[0008] 本发明的另一个目的是在于提供一种操作简单、成本低的制备所述忆阻器的方 法，该方法满足大规模生产。
[0009] 本发明提供了一种基于纤维衬底的忆阻器，该忆阻器由上至下依次为柔性纤维衬 底I、隔离层I、上电极、存储介质层薄膜、下电极、隔离层II和柔性纤维衬底II。
[0010] 本发明的基于纤维衬底的忆阻器还包括以下优选方案：
[0011] 优选的方案中柔性纤维衬底I由碳纤维、玻璃纤维和金属涂层纤维中的任意一种 材料构成。
[0012] 优选的方案中柔性纤维衬底II由碳纤维、玻璃纤维和金属涂层纤维中的任意一 种材料构成。
[0013] 优选的方案中柔性纤维衬底I和柔性纤维衬底II可以选择相同材料或不同材料。
[0014] 优选的方案中隔离层I由TiN、TaN、MoN和WN中的任意一种材料构成。
[0015] 优选的方案中隔离层II由TiN、TaN、MoN和WN中的任意一种材料构成。
[0016] 优选的方案中隔离层I和隔离层II选择相同材料。
[0017] 优选的方案中上电极由石墨稀、Cu、Ag、W、Pt、Au、Ta、TaN、Ti、TiN、Pd、导电碳材 料、导电有机材料中的任意一种材料构成。
[0018] 优选的方案中下电极由石墨稀、Cu、Ag、W、Pt、Au、Ta、TaN、Ti、TiN、Pd、导电碳材 料、导电有机材料中的任意一种材料构成。
[0019] 优选的方案中上电极和下电极可以选择相同材料或不同材料。
[0020] 优选的方案中存储介质层薄膜是由Ni0、Dy203、La 203和Gd2O3等二元金属氧化物中 的任意一种材料构成。
[0021] 优选的方案中隔离层I的厚度为20nm~800nm〇
[0022] 优选的方案中隔离层II的厚度为20nm~800nm。
[0023] 优选的方案中上电极的厚度为50nm~800nm〇
[0024] 优选的方案中存储介质层的厚度为50nm~500nm。
[0025] 优选的方案中下电极的厚度为50nm~800nm〇
[0026] 本发明还提供了一种制备所述的忆阻器的方法，该方法是在柔性纤维衬底I表面 依次沉积隔离层I和上电极，记为部件A ;在柔性纤维衬底II表面依次沉积隔离层II、下电 极和存储介质层薄膜，记为部件B ;将部件A和部件B以任意角度接触，在接触处形成忆阻 器。
[0027] 本发明提供的制备忆阻器的方法还包括以下优选方案。
[0028] 优选的方案中隔离层I通过旋涂、电镀、外延或等离子增强化学气相沉积法沉积 得到。
[0029] 优选的方案中隔离层II通过旋涂、电镀、外延或等离子增强化学气相沉积法沉积 得到。
[0030] 优选的方案中隔离层I和隔离层II通过相同工艺制备。
[0031] 优选的方案中上电极通过外延、化学气相沉积、电子束蒸发、脉冲激光沉积、原子 层沉积或者磁控溅射方法沉积得到。
[0032] 优选的方案中下电极通过外延、化学气相沉积、电子束蒸发、脉冲激光沉积、原子 层沉积或者磁控溅射方法沉积得到。
[0033] 优选的方案中存储介质层薄膜通过电镀、外延、电子束蒸发、脉冲激光沉积、磁控 溅射方法或者溶胶一凝胶法沉积得到。
[0034] 优选的方案中制备的隔离层I的厚度为20nm~800nm。
[0035] 优选的方案中制备的隔离层II的厚度为20nm~800nm。
[0036] 优选的方案中制备的上电极的厚度为50nm~800nm〇
[0037] 优选的方案中制备的存储介质层的厚度为50nm~500nm。
[0038] 优选的方案中制备的下电极的厚度为50nm~800nm。
[0039] 相对现有技术，本发明的技术方案带来的有益技术效果是：
[0040] 本发明的忆阻器与现有的其他忆阻器最大区别在于：1、具有良好的柔韧性、可弯 曲、质量轻的特点，有利于推动电子产品的轻型化发展；2、与现有的CMOS工艺兼容，制备方 法简单，生产效率高，成本低，满足大规模生产的需求，因此具有产业化价值。3、电极引线易 于引出，减少了一定的污染。
【附图说明】
[0041] 【图1】为本发明忆阻器所组成的简单阵列忆阻器示意图；
[0042] 【图2】为本发明忆阻器的外观示意图；
[0043] 【图3】为本发明忆阻器的内部结构示意图；
[0044] 【图4】为本发明忆阻器实施例1具有忆阻特性的忆阻器器件在电流激励下的电压 电流特性曲线图；
[0045] 【图5