43]所述绝缘层位于所述第二公共电极走线与所述栅极驱动电路走线之间、所述导电连接部与所述栅极驱动电路之间以及所述导电连接部与所述第一公共电极走线之间；
[0044]位于所述导电连接部与所述第一公共电极走线之间的绝缘层中形成有过孔，所述导电连接部连接通过所述过孔与所述第一公共电极走线相连。
[0045]第二方面，本发明还提供了一种制作阵列基板的方法，可以用于制作第一方面所述的阵列基板，该方法包括:
[0046]在基底上形成栅极驱动电路、位于所述栅极驱动电路外侧的栅极驱动电路走线，位于所述栅极驱动电路与显示区域之间的第一公共电极走线；形成绝缘层并在栅极驱动电路走线区域形成第二公共电极走线，在栅极驱动电路区域以及第一公共电极走线区域形成导电连接部；
[0047]其中，所述第二公共电极走线与所述导电连接部相连；
[0048]所述绝缘层位于所述第二公共电极走线与所述栅极驱动电路走线之间、所述导电连接部与所述栅极驱动电路之间以及所述导电连接部与所述第一公共电极走线之间；
[0049]位于所述导电连接部与所述第一公共电极走线之间的绝缘层中形成有过孔，所述导电连接部连接通过所述过孔与所述第一公共电极走线相连。
[0050]本发明提供的阵列基板以及本发发明提供的阵列基板制作方法所制作的阵列基板中，形成在基底上的第二公共电极走线能够保证总的公共电极走线的宽度，在保证对公共电极的供电能力的情况下，能够使得第一公共电极走线的宽度较小，且由于第二公共电极走线形成在栅极驱动电路走线所在区域内，不会额外占用边框区域的面积，有利于相应的显示装置的窄边化。
[0051]不难理解的是，这里的导电连接部形成在栅极驱动电路区域，是指导电连接部位于栅极驱动电路的上方或者下方，二者之间通过绝缘层隔开。
[0052]在具体实施时，上述的阵列基板的具体结构可能表现为多种不同的形式，相应的制作方法也可能存在一定的差异。下面结合附图进行详细的说明。
[0053]实施例一
[0054]本发明实施例一提供的阵列基板可以参见图2、图3和图4，其中图2为在图4中所示的A处的截面示意图，图3为在图4中所示的B处的截面示意图；该阵列基板包括:基底100，按照基底100上方所形成的结构的不同，该阵列基板可以划分为四个区域1、2、3、4;具体来说，区域1为G0A信号线区域，阵列基板在该区域内的基底100上具有G0A信号线210 ;区域2为G0A区域，阵列基板在该区域内的基底100上具有G0A电路220，参见图4，该G0A电路220包含多个级联到一起的移位寄存器单元221，每个移位寄存器单元221均包含多个薄膜晶体管(图中未示出)；区域3为公共电极走线(COM)区域，阵列基板在该区域内的基底100上具有第一公共电极走线230 ;而区域4为显示区域，阵列基板在该区域内的基底200上形成有用于显示控制的显示控制电路240 ;区域2内的G0A电路220与区域1内的G0A信号线210相连，用于对区域4内的显示控制电路240进行扫描驱动；在G0A信号线210、G0A电路220以及第一公共电极走线230的上方还形成有绝缘层300 ；
[0055]参见图2、图3和图4，这里的阵列基板还包括形成在绝缘层300上方的公共电极图形400、第二公共电极走线510以及与第二公共电极走线510相连的导电连接部520 ;第二公共电极走线510形成在区域1内的公共电极图形400的上方，其中形成有镂空图案，该镂空图案在垂直于基底100的方向上与栅极驱动电路走线210交错，即镂空图案在基底100上的投影的至少一部分位于栅极驱动电路走线210在基底100上的投影之外。导电连接部520位于区域2内的公共电极图形400的上方以及区域3内的公共电极图形400的上方，且在区域2内，其在基底100上的投影位于相邻的两级的移位寄存器单元221之间；在区域3内的第一公共电极走线230的上方的绝缘层300具有过孔，导电连接部520和公共电极图形400通过该过孔与第一公共电极走线230相连。
[0056]本发明实施例一提供的阵列基板中，在栅极驱动电路走线210所在区域形成第二公共电极走线510，并通过导电连接部520与第一公共电极走线230相连，这样能够在保证对公共电极图形400的供电能力的情况下，缩小第一公共电极走线230的宽度，并且由于第二公共电极走线510形成在栅极驱动电路走线210所在的区域，不会额外的占用边框区域的面积，有助于缩小边框的宽度。
[0057]并且，在本发明实施例一中，由于第二公共电极走线510中形成有镂空图案，且该镂空图案在基底100上的投影与栅极驱动电路走线210在基底100上的投影交错，能够使得经栅极驱动电路走线210的光线继续穿过该镂空图案透过传播。这样在相应的显示装置中，可以在栅极驱动电路走线210区域设置封框胶，并通过上述的镂空图案实现封框胶的固化。使封框胶位于栅极驱动电路走线210所在的区域1内也有助于显示装置的窄边化。当然就为了达到本发明的基本目的而言，并不需要还在第二公共电极走线510形成上述的镂空图案，相应的技术方案也应该落入本发明的保护范围。
[0058]在本发明实施例一中，由于导电连接部520在基底100上的投影位于相邻的两级的移位寄存器单元221在基底100上的投影之间，这样能够避免垂直交叠电容的出现，从而降低对栅极驱动电路220的驱动过程的影响。当然就为了达到本发明的基本目的而言，上述的导电连接部520并不必然按照上述的方式设置。另外，就为了避免垂直交叠电容而言，只要将导电连接部520与栅极驱动电路220所包含的各个薄膜晶体管交错(也就是说，使导电连接部520在基底100上的投影位于栅极驱动电路220所包含的各个薄膜晶体管在基底100上的投影之间的空白区域)即可，相应的技术方案也应该落入本发明的保护范围。
[0059]本发明实施例中，第二公共电极走线510形成在公共电极图形400上，且与公共电极图形400相接，这样一方面相当于将第二公共电极走线510和公共电极图形400并连，降低了公共电压的传输电阻，另一方面，可以在形成公共电极图形400的过程中同层形成第二公共电极走线510，能够降低制作难度。当然在实际应用中，上述的阵列基板也可以不包括公共电极图形400，此时第二公共电极走线510可以位于像素电极图形上方，并与像素电极图形相接，这样可以在形成像素电极图形的过程中形成上述的公共电极走线510，相应的方案也能够达到降低电阻以及降低制作难度的效果，也应该落入本发明的保护范围。另外，将第二公共电极走线510制作在与触控电极图形同层形成的电极层或者其他位于阵列基板表面的电极层之上，也能解决本发明所要解决的技术问题，相应的技术方案也均应该落入本发明的保护范围。
[0060]在具体实施时，上述的第二公共电极走线510和导电连接部520可以为一整体结构，二者可以通过相同的材料在同一工艺中形成。
[0061]制作图2、图3和图4中的阵列基板的方法可以包括:
[0062]步骤S1，在基底上形成栅极驱动电路、位于栅极驱动电路走线外侧的栅极驱动电路走线，位于栅极驱动电路走线与显示区域之间的第一公共电极走线。
[0063]在具体实施时，可以在形成栅极驱动电路的同时形成栅极驱动电路和第一公共电极走线，具体来说，可以在形成栅极驱动电路中的薄膜晶体管的栅极或者源漏电极的同时形成栅极驱动电路走线和第一公共电极走线。制作上述的各个结构的具体结构可以参考现有技术，在此不再详细说明。
[0064]步骤S2，在栅极驱动电路、栅极驱动电路走线和第一公共电极走线上方形成绝缘层，该绝缘层在第一公共电极走线的位置处具有过孔。
[0065]在具体实施时，在形成栅极驱动电路的同时，本身可能需要形成一定厚度的绝缘层，比如栅绝缘层，在形成栅极驱动电路之后，一般还会在栅极驱动电路的上方形成另一绝缘层(又称钝化层)以保护栅极驱动电路。这样在栅极驱动电路位置处形成的绝缘层可能包含两部分，其中一层(栅绝缘层)夹在栅极驱动电路的各个层结构之间，另一层形成在栅极驱动电路的上方。在具体实施时，这里的绝缘层可以采用氮化硅或者二氧化硅制作，其具体工艺可以参考现有技术。
[0066]步骤S3，在绝缘层的上方形成公共电极材料层和第二公共电极走线材料层；
[0067]步骤S4，采用半掩膜工艺对第二公共电极材料层和公共电极材料层进行刻蚀，得到第二公共电极走线、导电连接部和公共电极图形。
[0068]在具体实施时，可以