化硅的保护层211。由于材料为氧化硅、氮化硅或氮氧化硅的保护层211的厚度较薄，在上述非常微小的过研磨结束后，材料为氧化硅、氮化硅或氮氧化硅的保护层211也正好被研磨去除。
[0080]当保护层211的材料为氧化硅、氮化硅或氮氧化硅时，保护层211的厚度为大于等于10埃且小于等于30埃。此时，如果材料为氧化硅、氮化硅或氮氧化硅的保护层211过厚，去除过厚保护层211的过程中，同时会将较厚的部分介质层205去除，这样，后续形成的第一金属栅极210和第二金属栅极215的高度都会明显减小，从而影响第一金属栅极210和第二金属栅极215的栅极阻值，进而影响第一金属栅极210和第二金属栅极215控制沟道电流的能力，严重时，无法正常工作。保护层211如果过薄，无法对其下的第一金属栅极210产生保护作用。
[0081]参考图9和10,在第一栅极凹槽207内填充满第一金属层209之前还包括在第一栅极凹槽207的底部和侧壁形成第一功函数层208。参考图12和图13，在第二栅极凹槽212内填充满第二金属层214之前还包括在第二栅极凹槽212的底部和侧壁形成第二功函数层213。第一功函数层208的作用为:调节后续形成的PMOS晶体管的阈值电压。对于PMOS晶体管的功函数层，其功函数越低，所述PMOS晶体管的阈值电压越低。第二功函数层213的作用为:调节后续形成的NMOS晶体管的阈值电压。对于NMOS晶体管的功函数层，其功函数越高，所述NMOS晶体管的阈值电压越低。因此，第一功函数层208的材料与第二功函数层213的材料不同。第一功函数层208的材料为TiN、TiAlN或TiSiN。第二功函数层213的材料为 T1、TiAl、Pt、W、Go 或 Ru。
[0082]第一功函数层208、第二功函数层213的材料的形成顺序需要精确控制，才能够分别对PMOS、NMOS晶体管的阈值电压精确控制。对于特征尺寸都小于等于40nm的第一伪栅极202和第二伪栅极204来说，需要先在PMOS区域的第一栅极凹槽207内形成第一功函数层208，后续的步骤中，再在NMOS区域的第二栅极凹槽212内形成第二功函数层213。也就是说，此时，第一区域一定是PMOS区域，第二区域为NMOS区域。原因如下:
[0083]第一伪栅极202和第二伪栅极204的特征尺寸都比较小，具体为都小于40nm，在介质层205中形成的第一栅极凹槽207和第二栅极凹槽212的深宽比都比较大。如果直接在NMOS区域的第二栅极凹槽212内先形成第二功函数层213，则第二功函数层213特有的材料性质使得第二功函数层213无法在第二栅极凹槽212内形成，原因是第二栅极凹槽212的深宽比太大，不足以使第二功函数层213填入其中。而第一功函数层208特有的材料性质却能实现第一功函数层208在第一栅极凹槽207内的形成。因此，本实施例中，根据第一功函数层208和第二功函数层213特有的性质，需要先在PMOS区域的介质层205中形成第一栅极凹槽207，然后在第一栅极凹槽207的底部和侧壁形成第一功函数层208，接着，在第一功函数层208上形成第一金属层209，第一金属层209不仅填满第一栅极凹槽207并且还覆盖图形化的掩膜层206。然后，采用化学机械研磨的方法去除高于介质层的第一金属层209。为了能够将残留在介质层上的第一金属层209完全去除，会对介质层205进行微小的过研磨，使形成的第二栅极凹槽212的高度会有所降低，从而使得第二栅极凹槽212的深宽比有所降低(需要继续说明的是，上述对介质层205的过研磨虽然会使得后续形成第一金属栅极210和第二金属栅极215的高度略有降低，但是在误差范围内，并不影响后续形成的半导体器件的性能)。这样再向第二栅极凹槽212的底部和侧壁形成第二功函数层213的难度大大降低，从而能够在第二栅极凹槽212的底部和侧壁形成第二功函数层213。
[0084]因此，本实施例中，第一区域A必须是PMOS区域，第二区域B必须是NMOS区域。反之，如果先在第二栅极凹槽212内形成第二功函数层213，第二栅极凹槽212的深宽比太大，在第二栅极凹槽212内无法实现第二功函数层213，从而会大大影响后续形成的NMOS晶体管的性能。毕竟这些都是由第一功函数层208、第二功函数层213的材料本身的性质决定的。
[0085]其他实施例中，只有第二伪栅极的特征尺寸小于等于40nm，第一区域A也必须是PMOS区域，第二区域B必须是NMOS区域。原因如下:如果先在第二栅极凹槽内形成第二功函数层，第二栅极凹槽的深宽比太大，在第二栅极凹槽内无法实现第二功函数层，从而会大大影响后续形成的NMOS晶体管的性能。毕竟这些都是由第一功函数层、第二功函数层的材料本身的性质决定的。具体请参考上一个实施例。
[0086]其他实施例中，如果第一伪栅极和第二伪栅极的特征尺寸都大于40nm，则，在NMOS区域形成的第二栅极凹槽的深宽比会足够的大，第二功函数层可以填入其中，这样就可以实现，先在NMOS区域的第二栅极凹槽内形成第二功函数层，之后的步骤中，再在PMOS区域的第一栅极凹槽内形成第一功函数层。也就是说，第一区域可以为PMOS区域，相应的，第二区域为NMOS区域。或者，第一区域也可以为NMOS区域，相应的第二区域也可以为PMOS区域。
[0087]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种半导体结构的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域与第二区域导电类型不同； 在所述第一区域形成至少一个第一伪栅极结构，所述第一伪栅极结构包括第一伪栅极，在所述第二区域形成至少一个第二伪栅极结构，所述第二伪栅极结构包括第二伪栅极； 在所述半导体衬底、第一伪栅极结构和第二伪栅极结构上形成介质层，所述介质层与所述第一伪栅极结构顶部和第二伪栅极结构顶部相平； 形成所述介质层后，去除所述第一伪栅极，在去除所述第一伪栅极处形成第一金属栅极； 在所述第一金属栅极顶部形成保护层； 以所述保护层为掩膜，去除所述第二伪栅极，在去除第二伪栅极处形成第二金属栅极。2.如权利要求1所述的形成方法，其特征在于，所述保护层的材料为氮化钛。3.如权利要求2所述的形成方法，其特征在于，所述保护层的厚度为大于等于10埃且小于等于50埃。4.如权利要求1所述的形成方法，其特征在于，所述保护层的材料为氧化硅、氮化硅或氮氧化硅。5.如权利要求4所述的形成方法，其特征在于，所述保护层的厚度为大于等于10埃且小于等于30埃。6.如权利要求1所述的形成方法，其特征在于，在所述第一金属栅极顶部形成保护层的方法包括: 在所述第一金属栅极、第二伪栅极和介质层顶部形成保护层材料层； 在所述保护层材料层的表面形成图形化的掩膜层，以所述图形化的掩膜层为掩膜对所述保护层材料层进行刻蚀，在所述第一金属栅极顶部形成保护层； 形成所述保护层后，去除所述图形化的掩膜层。7.如权利要求1所述的形成方法，其特征在于，以保护层为掩膜，去除第二伪栅极，在去除第二伪栅极处形成第二金属栅极的步骤包括: 去除所述第二伪栅极，在所述介质层内形成第二栅极凹槽； 在所述介质层、保护层上形成第二栅极材料层，所述第二栅极材料层填充满所述第二栅极凹槽； 去除高于所述介质层的第二栅极材料层和保护层，在第二栅极凹槽内形成第二金属栅极。8.如权利要求7所述的形成方法，其特征在于，去除高于所述介质层的第二栅极材料层和保护层的方法为:采用化学机械研磨的方法同时去除高于所述介质层的第二栅极材料层和保护层。9.如权利要求1所述的形成方法，其特征在于，去除所述第一伪栅极和第二伪栅极的方法为干法刻蚀或湿法腐蚀。10.如权利要求1所述的形成方法，其特征在于，所述第一伪栅极和所述第二伪栅极的特征尺寸都大于40nm时，所述第一区域为NMOS区域，所述第二区域为PMOS区域，或者，所述第一区域为PMOS区域，所述第二区域为NMOS区域。11.如权利要求1所述的形成方法，其特征在于，所述第二伪栅极的特征尺寸小于等于40nm,或者，所述第一伪栅极和第二伪栅极的特征尺寸都小于等于40纳米时，所述第一区域为PMOS区域，所述第二区域为NMOS区域。
【专利摘要】一种半导体结构的形成方法，包括：提供半导体衬底，半导体衬底包括第一区域和第二区域，第一区域与第二区域导电类型不同；在第一区域形成至少一个第一伪栅极结构，第一伪栅极结构包括第一伪栅极，在第二区域形成至少一个第二伪栅极结构，第二伪栅极结构包括第二伪栅极；在半导体衬底、第一伪栅极结构和第二伪栅极结构上形成介质层，介质层与第一伪栅极结构顶部、第二伪栅极结构顶部相平；形成介质层后，去除第一伪栅极，在去除第一伪栅极处形成第一金属栅极；在第一金属栅极顶部形成保护层；以保护层为掩膜，去除第二伪栅极，在去除第二伪栅极处形成第二金属栅极。采用本发明的方法形成的半导体结构性能好。
【IPC分类】H01L21/28
【公开号】CN105336594
【申请号】CN201410363399
【发明人】蒋莉
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年2月17日
【申请日】2014年7月28日