用磯酸去除位于所述有源区上的硬掩膜层120,并采用氨氣 酸去除垫氧化层110,从而形成开口 141，开口 141暴露所述有源区的上表面及所述浅沟槽 (此时浅沟槽已被绝缘材料140填充）上拐角处边缘。所述磯酸刻蚀工艺中使用的磯酸溶 液的温度可W为15(TC至21(TC。为了将硬掩膜层120全部去除，通常，所述磯酸刻蚀工艺 要进行约200%的过刻蚀。
[0063] 请参考图7,在有源区的娃衬底上形成栅介质层150。
[0064] 本实施例中，采用氧化工艺氧化所述有源区的娃衬底100,从而形成栅介质层 150。所述有源区的娃衬底100即包括位于有源区上表面处的娃衬底100,也包括位于所述 浅沟槽上拐角处的娃衬底100。
[0065] 本实施例中，可W采用炉管氧化工艺氧化所述有源区娃衬底100上的娃（即位于 所述凸起顶部的娃）。炉管氧化工艺形成的氧化物薄膜致密，薄膜厚度与沉积时间几乎呈正 比，因此薄膜成分和厚度易于控制，并且薄膜均匀性与重复性好，台阶覆盖能力好，操作方 便。
[0066] 本实施例中，炉管氧化工艺采用的气体可W包括氧气或者莫氧。当氧化气体分压 变大时，氧化反应会加速进行。
[0067] 本实施例中，采用炉管氧化工艺采用的温度范围为80(TC~105(TC。如果温度低 于800°C，则形成的栅介质层150的致密性不佳，如果温度高于105(TC，会对机台设备造成 不利影响（机台设备温度本身也受限于一定温度），并且同时还会对娃衬底100产生热应力 而带来其它不利影响。
[0068] 在所述氧化工艺时，由于所述浅沟槽上拐角处具有富娃层100a，因此，所述浅沟槽 上拐角处被氧化形成栅介质层150的速率与所述有源区上表面被氧化形成栅介质层150的 速率基本相等。
[0069] 请参考图8,在栅介质层150上形成栅极160。
[0070] 本实施例中，栅极160的材料可W为多晶娃或金属。所述金属可W为一层或者多 层。并且所述金属具体可W为铁（Ti)、氮化铁（TiN)、氮化粗（TaN)、粗（Ta)、碳化粗（TaC)、 氮娃化粗（TaSiN)、鹤（W)、氮化鹤（WN)、氮化钢（MoN)、氮氧化钢（MoON)、氧化钉（Ru02)、铅 (Al)或者铜（化）等。金属栅极可W由物理气相沉积法（PVD)、化学气相沉积法（CVD)、原子 层沉积法（ALD)、电锥（plating)或其他适合工艺形成的。
[0071] 在形成栅极160之后，本实施例还可W包括，W栅极160和栅介质层150为掩模， 在栅极160和栅介质层150两侧下方的娃衬底100中形成源区（未示出）和漏区（未示 出）。本实施例中，所述源区和漏区并不是位于图8所示平面中，而是分别位于图8所示平 面向里和向外的两个位置，也就是说，图8中浅沟槽101和浅沟槽102之间的连线会垂直于 所述源区和漏区之间的连线。
[0072] 本实施例所提供的MOS晶体管的形成方法中，在形成所述浅沟槽之后，对所述浅 沟槽的上拐角处进行娃离子注入，从而使所述浅沟槽上拐角处的娃原子密度升高，后续在 栅介质层150形成过程中，栅介质层150在所述浅沟槽上拐角处的生长速率提高，并且提高 至与栅介质层150在有源区上表面的生长速率基本相等，因此，最终形成的栅介质层150能 够良好地覆盖所述浅沟槽的上拐角处，从而提高半导体器件的可靠性。
[0073] 本实施例所提供的MOS晶体管的形成方法中，在浅沟槽的底部和侧壁同时形成了 富娃层100a，并且富娃层IOOa各部分的厚度大致相等。虽然富娃层IOOa中，只有位于浅沟 槽上拐角处的部分起到提高栅介质层150生长速率的作用，但是，在浅沟槽的底部和侧壁 同时形成富娃层IOOa的工艺操作简单，不需要对浅沟槽其它部分作特殊保护处理，简化了 工艺，节省了工艺成本。并且本实施例中其它部分的富娃层IOOa不会对后续形成的晶体管 产生任何不利影响。
[0074] 但是，在本发明的其它实施例中，富娃层也可W仅位于浅沟槽上拐角处，也就是 说，也可W采用仅在浅沟槽上拐角处形成富娃层的方法，达到提高栅介质层在浅沟槽上拐 角处生长速率的目的。具体的，可W在形成浅沟槽之后，形成图案化的掩模层覆盖浅沟槽的 底部和部分侧壁，仅暴露浅沟槽上拐角处。然后可W采用本说明书前述实施例相应的工艺 方法和工艺条件对所述浅沟槽上拐角处进行娃离子注入，W形成仅位于浅沟槽上拐角处的 富娃层。之后可W去除所述图案化的掩模层。最后可W继续采用本说明书前述实施例后续 对应的工艺方法和工艺条件形成完整的晶体管。
[00巧]除此之外，在本发明的其它实施例中，富娃层也可W形成在具有浅沟槽的整个娃 衬底表面下方。具体的，在形成浅沟槽之后，可W去除硬掩膜层和垫氧化层，然后对具有浅 沟槽的整个娃衬底表面进行娃离子注入，从而形成位于整个娃衬底表面的富娃层，此时部 分富娃层同样位于浅沟槽上拐角处，从而同样能够实现提高后续栅介质层在浅沟槽上拐角 处生长速率的目的。
[0076] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当W权利要求所 限定的范围为准。
【主权项】
1. 一种MOS晶体管的形成方法，其特征在于，包括： 提供娃衬底； 在所述硅衬底中形成多个分立的浅沟槽，相邻所述浅沟槽之间的区域为有源区； 在形成所述浅沟槽后，对所述硅衬底进行硅离子注入，直至形成至少位于所述浅沟槽 上拐角处的富硅层； 在所述硅离子注入之后，采用绝缘材料填充满所述浅沟槽，形成浅沟槽隔离结构； 在所述有源区的硅衬底上形成栅介质层； 在所述栅介质层上形成栅极。2. 如权利要求1所述的M0S晶体管的形成方法，其特征在于，所述富硅层仅位于所述浅 沟槽的底部和侧壁。3. 如权利要求1所述的M0S晶体管的形成方法，其特征在于，所述富硅层仅位于所述浅 沟槽上拐角处。4. 如权利要求1所述的M0S晶体管的形成方法，其特征在于，所述硅离子注入采用的硅 离子浓度大于或者等于5E15atom/cm2。5. 如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述硅离子注入采用的能 量范围为IKeV~30KeV。6. 如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述硅离子注入采用的能 量范围为5KeV~6KeV。7. 如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述硅离子注入采用的角 度范围为0°~30°。8. 如权利要求1所述的M0S晶体管的形成方法，其特征在于，所述采用炉管氧化工艺在 所述有源区的硅衬底上形成所述栅介质层。9. 如权利要求8所述的M0S晶体管的形成方法，其特征在于，所述炉管氧化工艺采用的 气体包括氧气和臭氧的至少其中之一。10. 如权利要求8所述的M0S晶体管的形成方法，其特征在于，采用炉管氧化工艺采用 的温度范围为800°C~1050°C。11. 如权利要求1所述的MOS晶体管的形成方法，其特征在于，在形成所述浅沟槽之后， 且在填充所述浅沟槽之前，还包括在所述浅沟槽表面形成衬氧化层的步骤。12. 如权利要求11所述的M0S晶体管的形成方法，其特征在于，形成所述衬氧化层采用 的气体包括氧气和氮气。
【专利摘要】一种MOS晶体管的形成方法，包括：提供硅衬底；在所述硅衬底中形成多个分立的浅沟槽，相邻所述浅沟槽之间的区域为有源区；在形成所述浅沟槽后，对所述硅衬底进行硅离子注入，直至形成至少位于所述浅沟槽上拐角处的富硅层；在所述硅离子注入之后，采用绝缘材料填充满所述浅沟槽，形成浅沟槽隔离结构；在有源区的硅衬底上形成栅介质层；在所述栅介质层上形成栅极。采用所述MOS晶体管的形成方法能够提高所形成的MOS晶体管的可靠性。
【IPC分类】H01L21/336
【公开号】CN105336608
【申请号】CN201410230889
【发明人】曹恒, 金龙灿, 杨海玩, 仇圣棻
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年2月17日
【申请日】2014年5月28日