104之后的湿法清洗的过程中，去除所述钛基聚合物。
[0034]所述钛基聚合物是由空气中的氧气和水结合残留于氮化钛表面的氟离子,在氮化钛表面反应形成，形成机理请参考下述反应式:
[0035]4F+2H20 — 4HF+02
[0036]HF+T1 — T1FH
[0037]其中，氮化钛表面的氟离子(F)与空气中的水(H2O)反应形成氟化氢(HF)，而氮化钛表面接触到空气中的氧气之后，形成自然氧化层(T1)，所述自然氧化层(T1)与氟化氢(HF)反应生成钛基聚合物(T1FH)。
[0038]所述钛基聚合物会妨碍后续在开口 104内填充金属材料，导致所形成的金属互连结构内具有所述钛基聚合物，致使金属互连结构的电连接性能下降，甚至导致所形成的金属互连结构断路。
[0039]为了去除所述刻蚀产生的钛基聚合物，本发明实施例的一种方法是在采用含碳气体和含氟气体刻蚀形成开口 104之后，采用氧气、或氢气和氩气的混合气体进行等离子体刻蚀后处理(PET, Post Etch Treatment)。所述氧气的等离子体或氢<气的等离子体能够轰击去除所述聚合物；其中，所述采用氢气的等离子进行轰击时，氢离子还能够与残留于氮化钛掩膜层表面的氟离子或碳离子结合，形成保护层。
[0040]本发明实施例的另一中方法是在采用含碳气体和含氟气体刻蚀形成开口 104之后，采用甲烷(CH4)和氮气(N2)的混合气体进行等离子体刻蚀后处理(PET，Post EtchTreatment)。所述甲烷的等离子能够在氮化钛的掩膜层表面形成保护膜，所述保护膜能够将氮化钛的掩膜层与外部的空气和水进行隔离，从而断绝了形成钛基聚合物的反应。
[0041]然而，上述两种方法均采用等离子体刻蚀工艺作为后处理方法去除所述钛基聚合物，而等离子刻蚀工艺会对已形成的开口形貌、或者暴露出的半导体器件表面造成损伤，导致所形成的开口或半导体器件表面形貌不良；而且，所述开口的尺寸难以精确控制，影响所形成的开口尺寸均一性，继而导致后续形成于开口内的金属互连结构形貌不良、尺寸精确性下降。
[0042]为了解决上述问题，本发明提出一种半导体结构的形成方法以及表面改性方法。其中，以掩膜层刻蚀衬底并形成开口之后，在掩膜层表面形成具有疏水性的保护层，所述保护层能够使掩膜层与外界空气中的氧气或水相隔离，避免掩膜层在接触空气之后形成难以去除的聚合物。
[0043]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0044]图4至图11是本发明实施例的半导体结构的形成过程的剖面结示意图。
[0045]请参考图4，提供衬底200，所述衬底200表面具有介质层201。
[0046]本实施例中，所述衬底200包括:半导体基底、位于半导体基底表面的绝缘层、位于绝缘层内的导电层203，所述导电层203的顶部表面与绝缘层表面齐平。后续形成的开口暴露出所述导电层203表面。
[0047]所述半导体基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或II1-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。
[0048]所述衬底200还包括形成于所述半导体基底表面的器件结构，所述器件结构包括:晶体管的栅极结构、熔丝结构、电阻、电容、电感中的一种或多种。所述绝缘层位于所述半导体基底表面，并且覆盖所述器件结构，所述绝缘层的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料、超低K介质材料中的一种或多种。
[0049]所述衬底200还包括形成于半导体基底表面或器件结构表面的电互连结构,所述电互连结构用于使器件结构之间实现电互连，所述电互连结构的材料包括金属或金属化合物，例如铜、钨、铝、钛、捏、氮化钛和氮化钽中的一种或多种组合。所述电互连结构包括:形成于半导体基底表面或器件结构表面的导电插塞、以及形成于导电插塞顶部的导电层203，所述导电层203用于使导电插塞之间实现电连接。
[0050]本实施例中，所述衬底200表面为绝缘层，所述绝缘层暴露出所述导电层203，后续形成的导电结构位于所述导电层203表面，使所述导电结构能够通过所述导电层203与衬底200内所形成的器件结构电连接。
[0051]在另一实施例中，所述衬底为半导体基底，所述半导体基底内形成有导电结构，所述导电结构的表面与半导体基底的表面齐平。所述导电结构能够为导电层，所述导电层能够形成于半导体基底内离子掺杂区的表面，后续形成的导电结构位于所述导电层表面，用于对所述离子掺杂区施加偏压。此外，所述导电结构还能够为导电插塞，所述导电插塞能够为石圭通孔结构(TSV, Through Silicon Via)。
[0052]所述介质层201的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料(例如多孔氧化硅、或多孔氮化硅)或超低K介质材料(例如多孔SiCOH);所述介质层201的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；由于后续形成于介质层201内的导电结构贯通所述介质层，并且形成于导电层203表面，因此，所述介质层201的厚度取决于后续所需形成的导电结构的高度尺寸。本实施例中，所述介质层的材料为多孔SiCOH材料，由于所述多孔SiCOH材料为超低K介质材料，使所述介质层具有更好的电绝缘能力，而且能够进一步降低寄生电容，提高半导体器件的性能。
[0053]本实施例中，在形成介质层201之前，在所述衬底200表面形成阻挡层202，所述介质层201形成于所述阻挡层202表面，所述阻挡层202的材料与介质层201的材料不同，使所述阻挡层202与介质层201之间具有刻蚀选择性，所述阻挡层202用于作为后续刻蚀介质层并形成开口时的刻蚀停止层。所述阻挡层202的材料为氧化硅、氮化硅或氮氧化硅，形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。本实施例中，所述阻挡层202的材料为氮化硅，形成工艺为原子层沉积工艺。
[0054]请参考图5，在介质层201表面形成掩膜材料膜204，所述掩膜材料膜204的材料为金属化合物；在掩膜材料膜204表面形成图形化层205，所述图形化层205暴露出部分掩膜材料膜204表面。
[0055]所述掩膜层材料膜204后续用于形成掩膜层，作为刻蚀介质层工艺的掩膜。随着半导体技术的不断发展，半导体器件的尺寸不断缩小、器件密度不断提高，导致后续形成的开口宽度较小，开口的深宽比较大，因此，后续形成开口的刻蚀工艺对掩膜层的损伤较大，从而要求所述掩膜层具有更好的图形稳定性，以保证在刻蚀过程中，掩膜层的形貌不会发生变化。而所述掩膜材料膜的材料为金属化合物材料，所述金属化合物材料具有较高的密度，其物理强度更高，适于在后续形成高深宽比的刻蚀工艺中，作为掩膜层的材料。
[0056]本实施例中，所述掩膜材料膜204的材料为氮化钛，所述氮化钛易于形成，而且具有较高的物理强度，能够在后续的刻蚀工艺中，保持形貌稳定。所述掩膜材料膜204的形成工艺为化学气相沉积工艺或原子层沉积工艺；本实施例中，所述