下的薄氧化膜。
[0089] 形成氧化物半导体层之后，可供至退火处理，使氧化物半导体结晶化。通过使氧化 物半导体结晶化，可降低导通电阻。退火处理的条件并无特别限定，例如只要在形成氧化物 半导体层之后，在空气中，以300°C进行2小时处理而使氧化状态稳定化，接下来在形成电极 层之后，在空气中，以200°C进行1小时处理即可。氧化物半导体的结晶化可通过X射线衍射 (XRD)测定来确认。
[0090] 本发明的肖特基势皇二极管元件具有高的绝缘破坏电场。本发明的肖特基势皇二 极管元件的绝缘破坏电场优选为0.5MV/cm以上，更优选为0.7MV/cm以上。由此，由于可将二 极管元件设计为较薄，因此可缩小元件，也有利于散热对策。
[0091] 本发明的肖特基势皇二极管元件的η值优选为2以下，更优选为1.5以下。由此，导 通电阻变小，可抑制发热。
[0092] 绝缘破坏电场、η值通过实施例中记载的方法进行测定并算出。
[0093] 本发明的肖特基势皇二极管元件可分别适合地用于电路、电气设备、电子设备、车 辆、电动车辆。
[0094] 2.结构体及氧化物半导体基板
[0095] 本发明的结构体包含氧化物半导体层与金属薄膜，包含氧化物半导体层与金属薄 膜发生电接触的区域。氧化物半导体层包含具有3.OeV以上且5.6eV以下的带隙的多晶和/ 或非晶质的氧化物半导体。
[0096] 所谓"氧化物半导体层与金属薄膜发生电接触"，是指通过金属薄膜与氧化物半导 体层形成结，能够按照两者的费米能量一致的方式使电子自由地从氧化物半导体扩散至金 属薄膜的这种接触状态。另外，所谓该"发生电接触的区域"，具体而言，可列举不隔着绝缘 膜等而直接接合的区域。
[0097]金属薄膜优选功函数为4.7eV以上。
[0098] 所谓功函数为4.7eV以上的金属薄膜，可列举Au、Cr、Cu、Fe、Ir、Mo、Nb、Ni、Pd、Pt、 Re、Ru、W等金属或In2〇3、ITO、IZO等金属氧化物等。需要说明的是，在获得明确的整流特性 上，使用功函数更大、载流子浓度高的金属是有利的。功函数的更优选的范围为4.8eV以上， 进一步优选为5. OeV以上。上限值并无特别限定，优选为5.6eV以下。
[0099] 使用金属氧化物作为金属薄膜时，优选载流子浓度为102()Cnf3以上。若载流子浓度 少于此，则在与以In为主成分的氧化物半导体层叠的情况下，空乏层的扩展变大，成为内阻 的原因，容易对高速开关特性不利。因此，在与以In为主成分的氧化物半导体层叠时，更优 选的金属薄膜的材料为Au、Ir、Ni、Pd或W。
[0100] 另外，为了提高加工性，这些材料也可以不降低功函数的程度添加微量的金属。例 如，若金属薄膜的材料为Au，则可使用添加有Ag与Cu的合金，若为Pd，则可使用添加有Ag与 Cu的合金等。
[0101] 功函数的测定使用光电子分光装置(例如理研计器公司制造的AC-3)进行测定。另 外，功函数会因酸、碱等的表面处理、或UV清洗等发生变化，但本发明中记载的功函数是指 在成膜后不进行处理而直接测定的值。
[0102] 上述氧化物半导体优选以In为主成分。所谓"以In为主成分"，如上述的本发明的 肖特基势皇二极管元件中所说明。另外，关于带隙，也与上述的肖特基势皇二极管元件相 同。
[0103] 上述氧化物半导体为多晶、或非晶质，或也可混合存在多晶与非晶质，优选为结晶 质。
[0104]另外，优选在氧化物半导体中包含选自A1、Si、Ce、Ga、Hf、Zr及Sm中的至少1种元 素，作为其含量，优选为氧化物半导体的全部金属元素中的3原子％以上且30原子％以下。
[0105] 上述氧化物半导体优选室温（298K)下的载流子浓度为1 X 1014cnf3以上且1 X 1017cm-3以下。载流子浓度更优选为1 X 1015cm-3以上且5 X 1016cm-3以下。
[0106] 在载流子浓度低于IX 1014cnf3的情况下，在作为二极管元件使用的情况下，有导 通电阻变得过高，工作时引起发热的可能，因此不优选。在载流子浓度超过IX l〇17cnf3的情 况下，有电阻变得过低，逆向偏压时的漏电流上升的可能。
[0107] 关于薄膜形成技术，可利用：热CVD法、CAT-CVD法、光CVD法、雾化CVD法、M0-CVD、等 离子CVD等CVD法，MBE、ALD等控制原子水平的成膜法，离子电镀、离子束溅射、磁控溅射等 PVD法，刮刀法、注塑法、挤出法、热加压法、溶胶凝胶法、气溶胶沉积法等现有公知的使用陶 瓷工序的方法，涂布法、旋转涂布法、印刷法、喷雾法、电镀法、镀敷法、胶束电解法等湿式法 等。
[0108] 本发明的结构体的绝缘破坏电场为0.5~3MV/cm，与现有的硅系二极管相比具有 非常优异的性能。所要求的耐压根据用途与目的而不同，在60V耐压时必须为0.2μπι~1.2μ m，在600V耐压时必须为2μπι~12μπι。特别是在必需2μπι以上的膜厚的情况下，使用CVD法或湿 式法较PVD法于生产工序上更有利。
[0109] 氧化物半导体的优选的膜厚为50nm以上且20μηι以下。若膜厚低于50nm，贝lj耐压成 为10V左右，作为多数用途的绝缘破坏电压而言是不充分的。若膜厚超过20μπι，则耐压可实 现5000V，然而导通电阻变高，开关时产生发热的问题。膜厚的更优选的范围为200nm以上且 12μηι以下。
[0110] 另外，它们的膜厚可利用SURFC0RDER或DEKTAK等触针式轮廓仪、或ΤΕΜ、SEM等电子 显微镜进行测定。
[0111] 本发明的结构体可层叠于导电性基板上或电绝缘性基板上而适宜地用作氧化物 半导体基板。
[0112] 本发明的氧化物半导体基板具有整流特性，可适宜地用于制造肖特基势皇二极管 元件、功率半导体元件、二极管元件，g卩，是有用的中间体。
[0113] 用作肖特基势皇二极管元件的情况下，本发明的结构体的上述金属薄膜发挥作为 肖特基电极层的作用，与金属薄膜发生电接触的氧化物半导体层发挥作为氧化物半导体层 的作用。
[0114] 在本发明的氧化物半导体基板中，可将结构体层叠于导电性、电绝缘性中的任意 基板上，使用导电性的基板的结构体就散热的方面而言优异。
[0115]作为导电性基板，可使用单晶硅基板、多晶硅基板、微晶硅基板等现有公知的表面 平滑性优异的基板。
[0116]需要说明的是，多晶的一个形态为微晶。多晶为单晶的集合体，存在明确的晶界， 常常对电学特性造成影响。其中，微晶的粒径的尺寸为亚微米以下，不存在明显的晶界。因 此，有由晶界散射所导致的电学特性的不均少的优点。
[0117] 对本发明的氧化物半导体基板所要求的特性为表面平滑性，特别是在纵向使用的 情况下导电性也是必须的。可廉价地实现该条件的基板为硅基板，但并非必不可或缺，也可 使用〇1^1、1〇、1、附、0小6、恥^11^8、制、？(1等金属及它们的合金。特别是若使用导热性高 的金属材料，则也可期待散热的效果，而且也可根据需要制成散热片结构。另外，也可使用 6&八8、11^等化合物单晶晶片^1203、2110、]\%0、3^丨03、￥32、铝酸镧、￥ 3415012、制6303、蓝宝石、 八116&151(：、无碱玻璃、钠钙玻璃等各种氧化物、氮化物、碳化物等的基板。需要说明的是， 在横向使用的情况下，基板也可为绝缘性。
[0118] 需要说明的是，所谓纵向，是指于相对于氧化物半导体的膜面为垂直的方向通电， 所谓横向，是指于相对于氧化物半导体的膜面为水平的方向通电。
[0119] 作为电绝缘性的基板，除玻璃以外，可使用聚碳酸酯、聚芳酯、聚对苯二甲酸乙二 酯、聚醚砜、聚酰亚胺、酚树脂等树脂基板。由于本发明的结构体无需高温工艺，因此可将用 来驱动液晶显示器或有机EL等显示器的电路的电源部等与显示器搭载于同一基板上。
[0120] 本发明的氧化物半导体基板可分别优选地用于功率半导体元件、二极管元件、肖 特基势皇二极管元件，包含该功率半导体元件、二极管元件、肖特基势皇二极管元件中的1 种以上的电路可分别优选地用于电气设备、电子设备、电动车辆。
[0121] 本发明提供一种优选作为构成功率半导体元件、具体而言构成二极管元件或IGBT (Insulated Gate Bipolar Transistor，绝缘闸双极性晶体管）元件、M0SFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化