达到极高电流的较低通态电压降ντ，其中同时具有极高正向和反向阻塞能力。较低Vt意味着例如HVDC系统的较高能量节省和销售价格，但是对于其他应用中的其他参数也会是有益的。
[0019]通过本发明，PCT能够对于给定电压类采用薄许多的起始硅晶片来处理，因而产生较低Vt和Qrr。因为PCT是具有对称阻塞、即正向和反向阻塞的非穿通装置，所以具有场终止(field stop)或缓冲层的较薄漂移层的应用不可适用。因此，必须对于给定电压类保存漂移层的厚度。通过本发明，装置还可在晶片的两个主侧上包括内区中的第二导电类型的逐渐薄化层，即，阳极和基极层。例如，如果阳极和P基极层的厚度减小到现有技术装置的厚度的大约25%，则VRRM = 8.5 kV的PCT的晶片厚度能够减小大约15%。
[0020]示范地，通过外区在第一主侧上凸出超过内区100 Mi，第一主侧上的外区中的晶片的最大厚度比其在内区中的厚度要大达到100 Mi。它可以比内区中的厚度要高至少12 μm、示范地要高至少24 μπι。示范地，内区中的厚度是恒定的。在过渡区中，晶片厚度线性增加到厚度的最大值。到外区中的装置的边缘，厚度则可减小到超出最大厚度直到晶片边缘的负斜面。
[0021 ]在又一示范实施例中，内区中的第一层具有35 μπι至55 μπι的厚度，其中例如内区中的漂移层具有内区中的第一层的第一段的厚度的9至24倍的厚度。
[0022]在示范实施例中，内区中的第一层的第一段的最大掺杂浓度高于外区中的第一层的第二段的最大掺杂浓度。
[0023]在本发明的示范实施例中，对称地制造半导体装置，其中第二导电类型的第二层对第二主侧设置在漂移层之下，并且接触具有第一与第二主侧之间所测量的厚度的第二电极。第二层可按照与第一层相同的方式来构成，并且晶片厚度也可与在第一主侧上相似地在第二主侧上增加。
[0024]可相应地形成第二主侧，其中具有第二层(例如ρ掺杂)，其具有设置在内区中的第二层的第一段以及设置在外区中的第二层的第二段。
[0025]第二层的厚度在内区与外区之间的过渡区中从内区中的第二层的第一段的厚度增加到外区中的第二层的第二段的最大厚度。第二层的厚度在过渡区范围上线性增加，其中过渡区的宽度大于第二层离内区中的第二主侧的深度的5倍，示范地为内区中的第二层的深度的10至20倍。
[0026]示范地，内区中的第二层的第一段的最大掺杂浓度高于外区中的第二层的第二段的最大掺杂浓度。
[0027]在另一实施例中，晶片厚度在外区中采用负斜面相对最大厚度减小，其具有具体地为最多5°的单个角度或者具有更接近内区的具体地为最多5°的第一角度以及更接近晶片边缘的具体地为最多15°的第二角度。
[0028]在改进例如VT、Qrr、tq和浪涌电流能力的相关装置参数的同时，本发明将HVDC相关的其他参数、例如雪崩放电能力保持在现有技术装置的水平。另外，本发明还可适用于其他装置，例如具有较低击穿电压的工业PCT和整流器二极管。
[0029]本发明的其他优点是热预算、即生产成本的降低，因为较薄层的生产要求较低扩散时间。由于掺杂剂沉积能够由离子束注入来替代，所以要求较少高温吸杂、即时间，由此还节省热预算。
[0030]与现有技术装置相比，本发明的又一个优点是外区中的第一层的第一段具有又称作耗尽区或耗尽带的延长空间电荷区。这样，装置中的施加电场的位置向内横向移动到晶片，其中冷却更好地产生负斜面的改进阻塞能力。横向将是与第一层和内区中的漂移层之间的结的平面垂直的方向。
[0031]本发明还涉及一种用于制造双极非穿通功率半导体装置的方法，其中双极非穿通功率半导体装置包括:半导体晶片和晶片的第一主侧上的第一电极和与第一主侧相对的晶片的第二主侧上的第二电极；以及至少二层结构，具有不同导电类型的层，包括第一导电类型的漂移层和第二导电类型(其与第一导电类型不同)的第一层。第一层对第一主侧设置在漂移层上，并且接触第一电极。该方法至少包括下列制造步骤:
-提供第一导电类型的晶片，该晶片包括在完成的装置中具有在第一与第二主侧之间所测量的厚度的内区以及包围内区、具有在第一与第二主侧之间所测量的最大厚度的外区； -为了形成第一层，在第一主侧上施加第二导电类型的第一离子，使得与内区中相比第一离子的至少更高浓度设置在晶片的外区中或者使得第一离子限制性地设置在外区中，其中外区包围内区；
-然后通过将外区中的第一离子扩散到晶片中达到第一层的第二段离外区中的第一主侧的预期深度以使得第一层的第二段具有外区中的最大厚度，在外区中创建第一层的第二段；
-然后在第一主侧上施加第二导电类型的第二离子，使得与外区中相比第二离子的至少更高浓度设置在内区中或者使得第二离子限制性地设置在内区中；
-然后通过将内区中的第二离子扩散到晶片中达到第一段的预期深度以使得第一层的第一段具有内区中的厚度，在内区中创建第一层的第一段；
-然后在晶片的第一和第二主侧上施加第一和第二电极。
[0032]执行施加第一和第二离子并且创建第一层的第一和第二段，使得第一层的厚度在内区与外区之间的过渡区中在第一主侧上从第一段的较低厚度增加到第二段的较高厚度。第一层的厚度在过渡区范围上线性增加，其中过渡区的宽度大于第一层的第一段的厚度的5倍，优选地为第一层的第一段的厚度的10至20倍。通过发明方法，内区中的漂移层具有大于或等于外区中的漂移层的厚度的厚度。
[0033]在另一不范实施例中，制造方法以晶片开始，其最初在第一主侧上具有比内区中的厚度要大的外区中的厚度。第一主侧上的外区中的更大厚度表示厚度差通过外区凸出超过内区来实现。厚度在第一主侧上要大最多100 μπι，具体地要大至少12 μπι或者至少24 μπι。晶片可在内区中具有恒定厚度，其在过渡区中仅在一个主侧上或者在过渡区中朝外区(其中晶片具有其最大厚度)在两侧上增加。因此，外区在第一主侧或者两个主侧上凸出超过内区。因此，与内区中相比，外区中的晶片厚度在完成的装置中可比上述值要厚总共达到两倍、即达到200 μπι，其中各外区从对应侧凸出超过内区最多100 μπι。
[0034]在第一主侧上实现具有较低厚度的内区与具有较高厚度的外区之间的厚度差的另一种方式是在施加了第一离子之后在第一主侧上施加覆盖外区的掩模。然后例如通过从第一主侧上的内区表面进行蚀刻、磨削或磨平去除材料，使得晶片的厚度在第一主侧上的内区中减小，从而具有外区的最大厚度的晶片处于面向过渡区的一侧上。示范地，这个步骤中的晶片厚度在内区中是恒定的，在过渡区中增加并且再次是恒定的，但是在外区中更大。创建厚度大于内区的厚度的外区的这个蚀刻步骤可与蚀刻步骤相组合，以在施加离子之后去除不需要的离子。此后，去除掩模。
[0035]在另一实施例中，第一离子的施加在整个第一主侧范围上进行。此后，第一离子在内区中完全去除，或者它们部分减小，使得离子的深度在第一主侧上的内区中减小。这在外区中留下较大数量的第一离子。在该方法的示范实施例中，在第一主侧上包围内区的外区中施加第一离子被进行达到0.1 μπι至10 μπι、优选地为2 μπι至4 μπι的离子的沉积深度。
[0036]在另一个实施例中，第二离子的施加在整个第一主侧范围上进行。此后，第二离子在外区中完全去除，或者它们部分减小，使得离子的深度在第一主侧上的外区中减小。这在内区中留下较大数量的第二离子。在该方法的示范实施例中，在第一主侧上包围内区的外区中施加第二离子被进行达到0.1 μπι至10 μπι、优选地为2 μπι至4 μπι的离子的沉积深度。
[0037]在第二主侧上，第二层的结构能够与第一主侧上的第一层的结构相应地制作，其中在第二主侧上施加第三和第四离子而不是第一和第二离子，因而创建第二层的第一和第二段。
[0038]该方法还可包括下列步骤:通过从外区中的第一主侧部分去除晶片材料以使得晶片厚度朝晶片边缘稳定减小，在第一主侧的外区中创建晶片的负斜面。
[0039]可实现双极非穿通功率半导体装置以及用于制造该装置的方法，其中第一层在外区中具有比在内区中要深的轮廓或者具有第一或第二层与漂移层之间的边界的平坦平面轮廓。在这种情况下，p-n结也是平面的。对于一些应用，这可足以降低损耗并且增加装置的额定功率。
[0040]又一实施例包括将第一/第三离子扩散到外区的晶片中达到从第一主侧进入第二主侧上的第一层的第二段和/或第二层的第二段的预期深度的150 μπι。
[0041]又一个实施例包括将第二/第四离子扩散到内区中的晶片中达到从第一主侧进入第二主侧上的第一层的第一段和/或第二层的第一段的预期深度的35至55 μπι。
[0042]用于第一主侧和第二主侧上的层的创建的所有过程能够接连进行，或者所有步骤能够同时进行。
【附图说明】
[00