电层105的导电材料填充该沟槽。接着，可执行化学机械抛光工艺，以移除位于该沟槽外部的导电层105的材料和/或扩散阻挡层(如设置的话)的部分。接着，例如，通过化学气相沉积和/或等离子增强型化学气相沉积可沉积第二低k阻挡层104。
[0034]依据本揭露，导电层105将充当垂直电容器的下电极，第二低k阻挡层104的部分将代表电容器绝缘体。尤其，第二低k阻挡层104可经选择以显着薄于金属化层103，例如，第二低k阻挡层104的厚度可为金属化层103的厚度的1/3或1/4或1/5。如图lb所示，包括或由金属或金属化合物组成的金属层107形成于第二低k阻挡层104的暴露表面上。金属层107可包括或由钛、氮化钛、钽或氮化钽组成。金属层107可通过物理气相沉积工艺例如溅镀，化学气相沉积工艺或等离子增强型化学气相沉积工艺沉积。金属层107所具有的厚度可在约10至250纳米范围内，尤其30至60纳米。
[0035]可在半导体结构100上方形成掩膜108，如图lc所示。通过光刻技术可由光阻形成掩膜108。在所示例子中，掩膜108经图案化以覆盖金属层107的部分而不会延伸超出导电层105的横向边缘。通过蚀刻金属层107，形成最终电容器结构的上电极109，如图1d所示。该蚀刻可为干式(非等向性)或湿式蚀刻工艺，且可在该蚀刻工艺后接着执行湿式清洗工艺。在该湿式清洗工艺中，半导体结构100可暴露于胺基抗蚀剂剥离液和/或四甲基氢氧化铵(TMAH)。由于掩膜108的上述尺寸设定，上电极109沿图1d中从左至右方向所具有的横向尺寸几乎等于沿相同方向的导电层105的横向尺寸。原则上，作为替代，通过适当图案化掩膜108，可选择使上电极109的横向尺寸小于导电层105的横向尺寸。
[0036]掩膜108可通过抗蚀剂剥离工艺移除，例如等离子抗蚀剂剥离工艺，其中，通过在包括氧的气体中的射频放电来形成等离子体。
[0037]在形成包括下电极105、第二低k阻挡层104形式的电容器绝缘体以及上电极109的电容器结构以后，可形成额外的金属化或互连级层110，如图le所示。在上电极109及第二低k阻挡层104的暴露表面上沉积介电层111 (例如层间接电材料)。可在介电层111中形成过孔及沟槽并使用含金属材料112填充，如图1f所示。可采用先过孔后沟槽技术，其中，形成至上电极109的一个或多个过孔，并随后在介电材料111中形成沟槽。尤其，通过着陆于上电极109的上表面上的过孔中所填充的含金属材料112电性连接上电极109。也可在金属化层103内或穿过金属化层103电性接触下电极105。
[0038]为保证过孔着陆于上电极109的上表面上，对于介电层111及上电极109的材料，介电层111的过孔蚀刻工艺必须具有足够的选择性。相对第二材料选择性蚀刻第一材料时，在所采用的蚀刻工艺中，该第一材料的蚀刻速率基本大于该第二材料的蚀刻速率。当材料暴露于蚀刻工艺中所使用的蚀刻剂时，可以单位时间移除材料层的部分的厚度来表示材料的蚀刻速率，其中，沿与材料层的表面垂直的方向测量该厚度。当蚀刻介电层111中的过孔时，图1f中所示的例子中，上电极109充当蚀刻停止层，也就是介电层111所采用的蚀刻配方的蚀刻速率较高于上电极109的蚀刻速率。例如，介电层111可包括二氧化硅。通过干式蚀刻工艺可相对上电极109的材料执行二氧化硅材料的选择性蚀刻，其中所使用的蚀刻气体包含四氟化碳(CF4)、四氟化碳(CF4)与氧气(02)的混合物、和/或四氟化碳(CF4)与氢气(H2)的混合物。
[0039]在现有技术中，通过将介电层106的超低k材料用作电容器绝缘体，在互连级中及上方形成Μ頂电容器为已知技术。相反，在本揭露中，将低k阻挡层104用作电容器绝缘体。由此，与超低k材料相比，低k阻挡层的高k值可增加电容。而且，低k阻挡层104的厚度低于介电层106的厚度，从而也增加了包括下电极105、电容器绝缘体104以及上电极109的电容器结构的电容。另外，在密度及耐受与工艺相关的损害的鲁棒性方面，与超低k材料相比，充当电容器绝缘体的低k阻挡层104显示较好的介电属性。当选择第二低k阻挡层104的典型材料例如氮化硅或碳化硅以及惰性原子(例如氩或氪)作为电容器绝缘体时，可可靠地避免自发静电放电。
[0040]正如所提到的，介电材料111中过孔的形成以及因此形成的上电极109的电性接触需要介电材料111及上电极109的材料的选择性，就执行以形成过孔的蚀刻制程的方面。下面说明当至上电极的介电材料蚀刻的选择性不足时适用的形成电容器结构的方法的另一个例子。蚀刻及层形成工艺与参照图la至If所述的工艺类似。而且，可类似地选择相应层的材料及厚度。
[0041]图2a显示与图lc中所示的结构类似的半导体结构200。半导体结构200包括可与上述衬底101类似的衬底201。在衬底201上方形成第一低k阻挡层202、金属化/互连级层203以及第二低k阻挡层204。第一及第二低k阻挡层202及204可与图la至If中所示的第一及第二低k阻挡层102及104类似。金属化层203可与图la至If中所示的金属化层类似。第二低k阻挡层204可经选择以显着薄于金属化层203，例如，第二低k阻挡层204的厚度可为金属化层203的厚度的1/3或1/4或1/5。尤其，金属化层203可包括包括多个导电结构的导电层205以及介电层206，尤其，介电层206可包括或由超低k介电材料组成，例如k〈2.4。导电层205及介电层206可由与图la至If中所示的导电层105及介电层106相同的材料制成。在第二低k阻挡层204顶上形成与图lb至If的金属层107类似的包括或由金属或金属化合物组成的金属层207。
[0042]金属层207须经图案化以形成电容器结构的上电极。在图2a所示的例子中，例如，在金属层207上形成光阻掩膜。与图lc中所示的例子不同，形成掩膜208，以使其显着延伸于将充当电容器结构的下电极的导电层205的横向边缘上方。在所示的例子中，该掩膜至少部分覆盖位于将会形成电容器的下电极的中心导电结构的左边及右边的额外导电结构215。在蚀刻金属层207、湿式清洗以及抗蚀剂剥离的步骤以后，形成如图2b所示的结构。上电极209(沿附图中从左至右的方向)明显延伸于下电极205的横向边缘以外且可与位于中心导电结构的左边及右边的额外导电结构215至少部分重叠。
[0043]图2c显示工艺的下一阶段。在上电极209及第二低k阻挡层204的暴露表面上形成与图le及If中所示的介电层111类似的介电层211。介电层211可形成作为包括多个导电结构的另一个金属化/互连级层的部分。而且，可在介电层211上形成另外的层，其中，该另外的层可包括导电结构和/或半导体装置，例如电路的电阻器或电容器或存储器单元或逻辑元件。
[0044]通过适当图案化的(光阻)掩膜蚀刻介电层211，以形成过孔及沟槽，并随后使用接触材料212填充该过孔及沟槽，如图2d所示。在所示例子中，对于介电材料211及上电极209的材料，蚀刻没有显着的选择性，也就是上电极209不能充当为形成过孔所执行的蚀刻工艺的蚀刻停止层。实际上，在所示的例子中，蚀刻通过上电极209的材料并暴露下方的第二低k阻挡层204。
[0045]过孔的蚀刻止于(超低k)介电材料206中嵌埋的额外导电结构