在高度方向上（即，在图2B的垂直方向上）连续延 伸。栅极结构108a、108b和108c在有源区域104a上方延伸并且穿过隔离结构204。通过 隔离区域204将栅极结构108a、108b和108c彼此电隔离。
[0072] 电源轨202在宽度方向上（即，在图2B的水平方向上）延伸。在一些实施例中， 将电源轨202配置为向半导体器件200提供电源。
[0073] 晶体管器件201包括栅极结构108b、源极部件S和漏极部件D。第一导电部件 122 (如，MD1)电连接至晶体管器件201的漏极部件D。第一导电部件220 (如，MD1)电连接 至晶体管器件201的源极部件S。通过第二导电部件230 (如，MP)和第一导电部件220 (如， MD1)将栅极结构108b电连接至晶体管器件201的源极部件S。在一些实施例中，栅极结构 108b直接连接至第二导电部件230 (如，MP)。在一些实施例中，第二导电部件230 (如，MP) 直接连接至第一导电部件220 (如，MD1)。在一些实施例中，第一导电部件220 (如，MD1)连 接至源极部件S。
[0074] 图3A是根据一个或多个实施例的半导体器件300的示意性截面图。半导体器件 300是具有类似元件的图2A中所示的半导体器件200的实施例。如图3A中所示，类似的元 件具有与图2A中所示的相同的参考标号。
[0075] 与图1相比较，半导体器件300包括晶体管301、第二导电部件330和第二间隔件 310b。第二导电部件330是图2A中所示的第二导电部件230的实施例。第二间隔件310b 是如图2A所示的第一间隔件110b的实施例。
[0076] 晶体管301包括有源区域104a和栅极结构108b，该有源区域包括源极部件（未示 出）、漏极部件（未示出）和沟道区域（未示出）。
[0077] 第二导电部件330电连接至栅极结构108b。第二导电部件330电耦合至对应的第 一导电部件220和322。在一些实施例中，第二导电部件330与栅极结构108b直接接触。 在一些实施例中，第二导电部件330与对应的第一导电部件220和322直接电接触。在一 些实施例中，第一导电部件220或322的顶面与第二导电部件330的顶面共面。在一些实 施例中，第二导电部件330具有锥形。在一些实施例中，第二导电部件330具有L形。在一 些实施例中，第二导电部件330具有U形。在一些实施例中，第二导电部分330的一部分嵌 入第一导电部件220或322中。在一些实施例中，第二导电部件330的一部分位于第一导 电部件220、栅极结构108b、一对第二间隔件310b和212b以及第一导电部件322之间。在 一些实施例中，第二导电部件330的一部分嵌入第一导电部件220或322、栅极结构108b和 一对第二间隔件310b和212b中。在一些实施例中，第二导电部件330直接位于第二间隔 件212b或310b上。在一些实施例中，第二间隔件310b的高度基本等于第二间隔件212b 的高度。在一些实施例中，当与位于栅极结构l〇8b上面的类似的导电部件相比较时，将第 二导电部件330配置为提供与栅极结构108b的更大的接触面积。在一些实施例中，第二导 电部件330的材料与第一导电部件220或322的材料基本类似。
[0078] 图3B是根据一个或多个实施例的图3A中所示的半导体器件的部分布局图300'。 图3B的布局图300'是图3A中所示的半导体器件的一部分的顶视图。图3B的布局图300' 是图3A中所示的半导体器件的一部分的顶视图，并且包括具有与图3A中所示的相同的参 考标号的类似的元件。本文所描述的一个或多个布局图案可用于制备能够用于制造集成电 路中的存储器单元的一组掩模。半导体器件300的布局图300'是要进行修改的基准，以形 成诸如本文中图2B和图4所示的其他布局结构。
[0079] 布局图300'是具有类似元件的图2B中所示的布局图200'的实施例。如图3B中 所示，类似的元件具有与图2B中所示的相同的参考标号。
[0080] 布局图300'包括：有源区域104a ;栅极结构108a、108b和108c ;第一导电部件322 和220 ;隔离区域204 ;第二导电部件330。隔离区域204是图1中所示的隔离结构104b的 实施例。
[0081] 有源区域104a在宽度方向上（即，在图3B的水平方向上）延续延伸。有源区域 104a包括漏极部件D和源极部件S。通过隔离区域204将有源区域104a与半导体器件300 的其他部分电隔离。
[0082] 栅极结构108a、108b和108c在高度方向上（即，在图3B的垂直方向上）延续延 伸。栅极结构l〇8a、108b和108c在有源区域104a上方延伸并且穿过隔离结构204。通过 隔离区域204将栅极结构108a、108b和108c彼此电隔离。
[0083] 晶体管器件301包括栅极结构108b、源极部件S和漏极部件D。第一导电部件 322 (如，MD1)电连接至晶体管器件301的漏极部件D。通过第二导电部件330 (如，MP)和 第一导电部件322 (如，MD1)将栅极结构108b电连接至晶体管器件301的漏极部件D。在 一些实施例中，栅极结构108b直接连接至第二导电部件330 (如，MP)。在一些实施例中，第 二导电部件330 (如，MP)直接连接至第一导电部件322 (如，MD1)。在一些实施例中，第一 导电部件322 (如，MD1)连接至漏极部件D。
[0084] 第一导电部件220(如，MD1)电连接至晶体管器件301的源极部件S。通过第二导 电部件330 (如，MP)和第一导电部件220 (如，MD1)将栅极结构108b电连接至晶体管器件 301的源极部件S。在一些实施例中，第二导电部件330 (如，MP)直接连接至第一导电部件 220 (如，MD1)。在一些实施例中，第一导电部件220 (如，MD1)连接至源极部件S。
[0085] 图4A是根据一个或多个实施例的半导体器件的部分布局图400。图4A的布局图 400是图2B中所示的布局图200'的实施例。如图4A中所示，类似的元件具有与图2B中所 示的相同的参考标号。本文所描述的一个或多个布局图案可用于制备能够用于制造集成电 路中的存储器单元的一组掩模。半导体器件的布局图400是要进行修改的基准，以形成诸 如本文中图2B、图3B和图6A至图6F所示的其他布局结构。
[0086] 布局图400包括：有源区域404a和404b ;栅极结构408a、408b、408c和408d ;隔 离区域404 ;第二导电部件430 ;以及第三导电部件432a和432b。
[0087] 有源区域404a和404b是图2B中所示的有源区域104a的实施例。栅极结构408a、 40813、408(3和408(1是图1中所示的栅极结构1083、10813、108(3和108(1的实施例。隔离区 域404是图1中所示的隔离结构104b的实施例。第二导电部件430是图1中所示的第二 导电部件130的实施例。第三导电部件432a和432b是图1中所示的第三导电部件132的 实施例。
[0088] 有源区域404a和404b在宽度方向上（即，在图4A的水平方向上）延伸。通过隔 离区域404将有源区域404a与有源区域404b电隔离。在一些实施例中，有源区域404a和 404b包括p掺杂材料或η掺杂材料。
[0089] 栅极结构408a、408b、408c和408d在高度方向上（即，图4Α的垂直方向上）延 伸。栅极结构408a、408b、408c和408d在有源区域404a和404b上方延伸并且穿过隔离结 构404。通过隔离区域404将栅极结构408a、408b、408c和408d彼此电隔离。
[0090] 第二导电部件430(如，MP)在宽度方向上（即，在图4A的水平方向上）延伸。在 一些实施例中，第二导电部件430 (如，MP)电连接至栅极结构408c。在一些实施例中，第二 导电部件430 (如，MP)直接连接至栅极结构408c。在一些实施例中，第二导电部件430 (如， MP)被布置为延伸穿过隔离区域404。
[0091] 第三导电部件432a(如，MD2)在宽度方向上（即，图4A的水平方向上）延伸。在 一些实施例中，第三导电部件432a(如，MD2)电连接至栅极结构408c的源极/漏极部件 (如，有源区域404a)。
[0092] 在一些实施例中，第三导电部件432a (如，MD2)延伸穿过有源区域404a和404b。 在一些实施例中，第三导电部件432a (如，MD2)被布置为在有源区域404a上方延伸，而未 电连接至栅极结构408c。
[0093] 第三导电部件432b (如，MD2)在高度方向上（即，图4A的垂直方向上）延伸。在 一些实施例中，第三导电部件432b (如，MD2)电连接至源极/漏极部件（如，有源区域404a) 和源极/漏极部件（如，有源区域404b)。在一些实施例中，第三导电部件432b (如，MD2) 被布置为延伸穿过隔离区域404。
[0094] 图4B是根据一个或多个实施例的图4A中所示的半导体器件400'的一部分的示 意性截面图。图4B的示意性截面图400'是图4A中所示的部分布局图400的截面图，并且 包括具有与图4A中所示的相同的参考标号的类似元件。半导体器件400'是具有类似元件 的图1中所示的半导体器件100的实施例。如图4B中所示，类似的元件具有与图1中所示 的相同的参考标号。
[0095] 第三导电部件432a(如，MD2)位于栅极结构408c、绝缘层414c以及第一导电部 件122和124(如，MD1)上方。如图4B中所示，第三导电部件432a(如，MD2)被布置为在 有源区域104a上方延伸，而未电连接至栅极结构408c。如图4B中所示，通过绝缘层414c 将第三导电部件432a(如，MD2)与栅极结构408c电隔离。如图4B中所示，第三导电部件 432a (如，MD2)电连接至第一导电部件122和124 (如，MD1)，而未电连接至栅极结构408c。
[0096] 图5是根据一些实施例的制造半导体器件600F (图6F中所示）的方法500的流 程图。图6A至图6F是根据一些实施例的处于各个制造阶段的半导体器件600F的示意性 截面图。半导体器件600F是具有类似元件的图1中所示的半导体器件100的实施例。如 图6A至图6F所示，类似的元件具有与图1中所示的相同的参考标号。
[0097] 根据一些实施例，在制造方法500中可得到本文中关于图1至图4所讨论的一种 或多种效果。
[0098] 在方法500的操作502中，有源区域104a形成在衬底102中。在至少一个实施例 中，衬底102包括硅衬底。在至少一个实施例中，衬底102包括硅锗（SiGe)、镓砷或其他合 适的半导体材料。在至少一个实施例中，隔离结构l〇4b (如，浅沟槽隔离（STI)区域）形成 在衬底102中，以用于隔离衬底102中的有源区域104a。STI区域104b的示例性材料包括 (但不限于）氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐和/或任何其他的低k介电材料。 在一些实施例中，衬底102还包括一种或多种其他的部件，诸如多个掺杂区域、掩埋层和/ 或外延（epi)层。在一些实施例中，衬底102包括绝缘体上半导体，诸如绝缘体上娃（SOI)。 在一些实施例中，衬底102包括掺杂的外延层、梯度半导体层和/或覆盖不同类型的另一半 导体层的半导体层（诸如，硅锗层上的硅层）。在一些实施例中，操作502是可选的，其中已 经形成了具有有源区域的半导体器件。
[0099] 在方法500的操作504中，至少第一栅极结构108a和第二栅极结构108b形成在 衬底102上。在一些实施例中，在操作504中，第一栅极结构108a、第二栅极结构108b、第 三栅极结构l〇8c和第四栅极结构108d形成在衬底102上（如图6A中所示）。
[0100] 在一些实施例中，栅极结构108a、108b、108c和108d形成在衬底102上方，该衬底 包括位于其上的栅极介电层（未示出）。栅极介电层的示例性材料包括（但不限于）高k 介电层、界面层和/或它们的组合。高k介电层的示例性材料包括（但不限于）氮化硅、氮 氧化硅、氧化铪（Hf02)、氧化硅铪（HfSiO)、氮氧化