硅铪（HfSiON)、氧化钽铪（HfTaO)、氧化 钛铪（HfTiO)、氧化锆铪（HfZrO)、金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、 过渡金属氮化物、过渡金属硅酸盐、金属氮氧化物、金属铝酸盐、硅酸锆、铝酸锆、氧化锆、氧 化钛、氧化铝、二氧化铪-氧化铝（Hf0 2-Al203)合金、其他合适的高k介电材料和/或它们 的组合。例如，高k介电层的厚度在约5埃（▲)至约4〇1的范围内。在一些实施例中， 通过原子层沉积（ALD)或其他合适的技术将栅极介电层形成在衬底102上方。
[0101] 在一些实施例中，栅极结构108a、108b、108c和108d还包括形成在栅极介电层 (未示出）上方的栅电极（未示出）。例如，栅电极的厚度在约1〇Α至约500A的范围内。 栅电极由多晶硅或金属形成。在一个或多个实施例中，栅电极包括Al、AlTi、Ti、TiN、TaN、 Ta、TaC、TaSiN、W、WN、MoN和/或其他合适的导电材料。在一些实施例中，通过化学汽相沉 积（CVD)、物理汽相沉积（PVD或溅射）、镀、原子层沉积（ALD)和/或其他合适的工艺来形 成栅电极。
[0102] 在方法500的操作506中，绝缘层（如，在图6A中示出为绝缘层114a和114b)至 少形成在第一栅极结构l〇8a和第二栅极结构108b上。在一些实施例中，在操作506中，绝 缘层（如，在图6A中示出为绝缘层114a、114b、114c和114d)形成在栅极结构108a、108b、 108c和108d上。在一些实施例中，绝缘层114a、114b、114c和114d包括硬掩模。在一些实 施例中，绝缘层114a、114b、114c和114d包括氮化娃、氮氧化娃、碳化娃或其他合适的材料。 在一些实施例中，通过沉积工艺或任何合适的方法在至少一个实施例中形成绝缘层114a、 114b、114c和114d，并且将该绝缘层用作掩模来图案化栅极结构108a、108b、108c和108d。
[0103] 在方法500的操作508中，一对间隔件（如，一对第一间隔件110a和112a、一对第 二间隔件110b和112b、一对第三间隔件110c和112c以及一对第四间隔件110d和112d) 形成在栅极结构（如，第一栅极结构l〇8a、第二栅极结构108b、栅极结构108c和108d)的 每一个侧壁上。
[0104] 该对间隔件（如，一对第一间隔件110a和112a、一对第二间隔件110b和112b、一 对第三间隔件ll〇c和112c以及一对第四间隔件110d和112d)形成在栅极结构（如，第一 栅极结构l〇8a、第二栅极结构108b、栅极结构108c和108d)的侧壁上。例如，该对间隔件 (如，一对第一间隔件ll〇a和112a、一对第二间隔件110b和112b、一对第三间隔件110c和 112c以及一对第四间隔件110d和112d)包括介电层。在一个或多个实施例中，该对间隔 件（如，一对第一间隔件ll〇a和112a、一对第二间隔件110b和112b、一对第三间隔件110c 和112c以及一对第四间隔件110d和112d)由氮化娃形成。在一些实施例中，该对间隔件 (如，一对第一间隔件ll〇a和112a、一对第二间隔件110b和112b、一对第三间隔件110c 和112c以及一对第四间隔件llOd和112d)包括氮氧化物。在一些实施例中，该对间隔件 (如，一对第一间隔件ll〇a和112a、一对第二间隔件110b和112b、一对第三间隔件110c 和112c以及一对第四间隔件110d和112d)由碳化娃形成。在一些实施例中，该对间隔件 (如，一对第一间隔件ll〇a和112a、一对第二间隔件110b和112b、一对第三间隔件110c和 112c以及一对第四间隔件110d和112d)包括杂质，诸如硼、碳、氟或它们的组合。在一些实 施例中，通过合适的方法来形成该对间隔件（如，一对第一间隔件ll〇a和112a、一对第二间 隔件110b和112b、一对第三间隔件110c和112c以及一对第四间隔件110d和112d)。首 先，例如，通过等离子体增强的化学汽相沉积（PECVD)、低压化学汽相沉积（LPCVD)、亚大气 压化学汽相沉积（SACVD)、原子层沉积（ALD)等在栅极结构（如，第一栅极结构108a、第二 栅极结构l〇8b、栅极结构108c和108d)和衬底102上方沉积该对间隔件（如，一对第一间 隔件110a和112a、一对第二间隔件110b和112b、一对第三间隔件110c和112c以及一对 第四间隔件ll〇d和112d)的层。将该对间隔件（如，一对第一间隔件110a和112a、一对第 二间隔件ll〇b和112b、一对第三间隔件110c和112c以及一对第四间隔件110d和112d) 的层形成为具有合适的厚度（如，在约50Λ至约400A的范围内）。此外，图案化该对间隔 件（如，一对第一间隔件110a和112a、一对第二间隔件110b和112b、一对第三间隔件110c 和112c以及一对第四间隔件110d和112d)的沉积层，以形成与栅极结构（如，第一栅极结 构108a、第二栅极结构108b、栅极结构108c和108d)的侧壁接触或邻近的该对间隔件（如， 一对第一间隔件ll〇a和112a、一对第二间隔件110b和112b、一对第三间隔件110c和112c 以及一对第四间隔件1 l〇d和112d)。在至少一个实施例中，通过合适的技术（诸如，湿蚀刻 工艺、干蚀刻工艺或它们的组合）来执行图案化。在一个或多个实施例中，通过各向异性干 蚀刻工艺来实施用于形成该对间隔件（如，一对第一间隔件ll〇a和112a、一对第二间隔件 110b和112b、一对第三间隔件110c和112c以及一对第四间隔件110d和112d)的图案化。
[0105] 上述的在间隔件（如，一对第一间隔件110a和112a、一对第二间隔件110b和 112b、一对第三间隔件110c和112c以及一对第四间隔件110d和112d)之前形成栅极结构 (如，第一栅极结构108a、第二栅极结构108b、栅极结构108c和108d)被称为先栅极工艺。 在可选的后栅极工艺中，执行与先栅极工艺相同或类似的步骤，以形成伪栅极（如，伪多晶 娃）和间隔件（如，一对第一间隔件110a和112a、一对第二间隔件110b和112b、一对第三 间隔件110c和112c以及一对第四间隔件110d和112d)。此后，利用合适的金属或导电材 料来替换伪栅极，以得到栅极结构（如，第一栅极结构l〇8a、第二栅极结构108b、栅极结构 108c 和 108d)。
[0106] 此外，通过将栅极结构（如，第一栅极结构108a、第二栅极结构108b、栅极结构 108c和108d)和间隔件（如，一对第一间隔件110a和112a、一对第二间隔件110b和112b、 一对第三间隔件ll〇c和112c以及一对第四间隔件110d和112d)用作掩模来在衬底102的 有源区域104a中形成源极和漏极部件。因此，有源区域104a包括栅极结构（如，第一栅极 结构108a、第二栅极结构108b、栅极结构108c和108d)以及邻近栅极结构（如，第一栅极 结构108a、第二栅极结构108b、栅极结构108c和108d)的源极和漏极部件。例如，通过离 子注入或扩散工艺来执行源极/漏极部件的形成。根据半导体器件的类型，利用以下材料 来掺杂源极/漏极部件：P型掺杂剂，诸如硼或BF 2;n型掺杂剂，诸如磷或砷；和/或它们的 组合。在一些实施例中，在形成间隔件（如，一对第一间隔件ll〇a和112a、一对第二间隔件 110b和112b、一对第三间隔件110c和112c以及一对第四间隔件llOd和112d)之前，通过 一种或多种注入工艺（诸如离子注入工艺）在衬底102中形成轻掺杂的源极/漏极（LDD) 区域。
[0107] 在一些实施例中，层间介电（ILD)层106形成在衬底102上方。得到如图6A中所 示的生成的半导体器件结构600A。在一些实施例中，如图6A中所示的生成的半导体器件结 构600A是连接至其他的材料的有用的中间产物，以用于进一步的处理。本文中的ILD层106 也被称为ILD0层。ILD层106的示例性材料包括（但不限于）SiNx、SiOx、SiON、SiC、SiBN、 SiCBN或它们的组合。在至少一个实施例中，使用高密度等离子体（HDP)来形成ILD层106， 但是诸如亚大气压化学汽相沉积（SACVD)、低压化学汽相沉积（LPCVD)、ALD、等离子体增强 的ALD (PEALD)、等离子体增强的CVD (PECVD)、单层沉积（MLD)、等离子体脉冲CVD (PICVD)、 旋涂等的其他方法用于多个实施例中。
[0108] 在一些实施例中，本文中被称为ILD1层的又一 ILD层602形成在ILD层106上方。 本文中的ILD层602也被称为ILD0层。ILD层602的示例性材料包括（但不限于）SiNx、 SiOx、SiON、SiC、SiBN、SiCBN或它们的组合。在至少一个实施例中，使用HDP来形成ILD层 602,但是诸如SACVD、LPCVD、ALD、PEALD、PECVD、MLD、PICVD、旋涂等的其他方法用于多个实 施例中。
[0109] 在一些实施例中，硬掩模层604沉积在ILD层602上方。在一些实施例中，硬掩模 层604包括氮化硅、氮氧化硅、碳化硅或其他合适的材料。在一些实施例中，通过沉积工艺 或任何合适的方法在至少一个实施例中形成硬掩模层604,并且将该硬掩模层用作掩模，以 图案化第一接触部件120、122和124(如图6E中所示）。
[0110] 在一些实施例中，抗反射涂（ARC)层606沉积在硬掩模层604上方。在一些实施 例中，ARC层606是底部ARC(BARC)层。在一些实施例中，ARC层606包括单层或多层。在 一些实施例中，ARC层606包括介电材料，该介电材料包括氧化物、有机聚合物材料、低k介 电材料、高k介电材料、任何其他合适的材料或它们的组合。在一些实施例中，使用任何适 当的方法来形成ARC层606,在这种情况下，该方法包括旋涂或其他合适的工艺。
[0111] 在一些实施例中，光刻胶层608沉积在ARC层606上方。在一些实施例中，光刻胶 层608用于图案化硬掩模层604,以限定或至少部分地限定第一接触部件120、122和124的 尺寸。在一些实施例中，从硬掩模层604的顶面上方的区域610a和610b中选择性地去除 光刻胶层608和ARC层606。得到如图6B中所示的生成的半导体器件结构600B。
[0112] 在一些实施例中，例如，通过蚀刻工艺之后的光刻工艺来选择性地去除剩余的ARC 层606、剩余的光刻胶层608、以及硬掩模层604的未被ARC层606和光刻胶层608两者覆盖 的部分（如，区域610a和610b)，以暴露下面的第一导电区域612a、612b和612c。在一些实 施例中，蚀刻工艺去除了 ILD层106的位于至少两个或多个栅极结构（如，栅极结构108a、 108b、108c或108d)之间的部分，以形成区域612b和612c。在一些实施例中，蚀刻工艺去 除了部分STI区域（如，隔离结构104b)，以形成区域612a。硬掩模层604保持位于ILD层 106和部分ILD层602上方，从而没有将下面的ILD层106暴露于蚀刻工艺。得到如图6C 中所示的生成的半导体器件结构600C。在一些实施例中，如图6C中所示的生成的半导体器 件结构600C是连接至其他的材料的有用的中间产物，以用于进一步的处理。
[0113] 在方法500的操作510中，蚀刻至少一个栅极结构（如，栅极结构108a、108b、 108(：或108(1)上方的绝缘层（如，绝缘层1143、11413、114(3或114(1)的部分612(1。在一些 实施例中，在操作510中，蚀刻第一栅极结构108a上方的绝缘层（如，绝缘层114a)的部分 612d(如图6C中所示）。
[0114] 在方法500的操作512中，蚀刻至少一个栅极结构（如，栅极结构108a、108b、108c 或108d)的至少一部分，以暴露栅极结构（如，栅极结构108a、108b、108c或108d)的剩余 部分。在一些实施例中，在操作512中，化学蚀刻第一栅极结构（如，栅极结构108a)的至 少一部分（如图6D中所示），以暴露第一栅极结构（如，栅极结构108a)的剩余部分。在一 些实施例中，操作512是可选的。得到如图6D中所示的生成的半