导体器件结构600D。在一 些实施例中，如图6D中所示的半导体器件结构600D是连接至其他的材料的有用的中间产 物，以用于进一步处理。
[0115] 在一些实施例中，在形成第一导电部件120、122和124(如，MD1层）之前，执行硅 化（如，自对准硅化）工艺或合适的方法，以为源极/漏极部件（如，有源区域104a)的顶 面提供作为接触部件的硅化物区域126。例如，金属层毯式沉积在暴露的源极/漏极部件 (如，有源区域l〇4a)上方，然后执行退火步骤，以在源极/漏极部件（如，有源区域104a) 上形成金属硅化物层。例如，随后通过湿化学蚀刻来去除未反应的金属。
[0116] 在方法500的操作514中，第一导电部件120、122或124(如，MD1)形成在有源区 域104a上方，或第二导电部件130 (如，MP)形成在蚀刻的绝缘层（如，绝缘层114a、114b、 114c或114d)的部分612d上方，以与有源区域104a直接电接触。得到如图6E中所示的 生成的半导体器件结构600E。例如，如图6E中所示，形成导电材料，以填充开口 612a、612b 和612c，然后平坦化该导电材料，以得到对应的第一导电部件120、122或124(如，MD1)或 第二导电部件130 (如，MP)。例如，在一些实施例中，平坦化工艺包括化学机械抛光（CMP) 工艺。
[0117] 在图6E中所示的示例性配置中，第一导电部件124至少部分地延伸进STI区域 (如，隔离结构l〇4b)中，而第一导电部件120和122与对应暴露的源极/漏极部件（如，有 源区域104a)电连接。在一些实施例中，第一导电部件120、122或124(如，MD1)和第二导 电部件130(如，MP)由相同的导电材料形成。在一些实施例中，第一导电部件120、122或 124(如，MD1)和第二导电部件130(如，MP)由不同的导电材料形成。在一些实施例中，第一 导电部件120、122或124 (如，MD1)的顶面与第二导电部件130 (如，MP)的顶面基本共面。 在一些实施例中，第一导电部件120、122或124 (如，MD1)或第二导电部件130 (如，MP)由 钨形成。
[0118] 在一些实施例中，第二导电部件130与栅极结构108a直接电接触。在一些实施例 中，第二导电部件130与对应的第一导电部件120直接电接触。图6E中所示的示图是示例 性的，并且第二导电部件130的数量可以变化。在一些实施例中，每一个第二导电部件130 都电连接至一个以上的第一导电部件。在一些实施例中，第一导电部件120的顶面与第二 导电部件130的顶面共面。在一些实施例中，第二导电部件130具有锥形。在一些实施例 中，第二导电部件130具有L形。在一些实施例中，第二导电部件130具有U形。在一些实 施例中，第二导电部件130的一部分嵌入第一导电部件120中。在一些实施例中，第二导电 部件130的材料与第一导电部件120的材料基本类似。在一些实施例中，第二导电部件130 的一部分嵌在第一导电部件120、栅极结构108a以及一对第一间隔件110a和112a之间。 在一些实施例中，第二导电部件130直接位于第一间隔件110a上。
[0119] 在一些实施例中，本文中称为ILD2层的又一 ILD层134形成在平坦化的第一导电 部件120、122或124(如，MD1)或第二导电部件130(如，MP)上方。ILD层134的示例性材 料包括（但不限于）SiNx、SiOx、SiON、SiC、SiBN、SiCBN或它们的组合。在至少一个实施例 中，使用 HDP 来形成 ILD 层 134,但是诸如 SACVD、LPCVD、ALD、PEALD、PECVD、MLD、PICVDJ^ 涂等的其他的方法用于多个实施例中。在一些实施例中，硬掩模层（未示出）形成在ILD 层134上方。在一些实施例中，通过蚀刻工艺在ILD层134中形成接触开口，以暴露下面的 第一导电部件120、122或124 (如，MD1)或第二导电部件130 (如，MP)。
[0120] 在方法500的操作516中，第三导电部件132(如，MD2)形成在第一导电部件120、 122或124 (如，MD1)或第二导电部件130 (如，MP)上方。在一些实施例中，第三导电部件 132形成在栅极结构（如，第一栅极结构108a或第二栅极结构108b)上方。形成导电材料 以填充接触开口，以得到第三导电部件132 (如，MD2)。得到如图6F中所示的半导体器件结 构 600F。
[0121] 在一些实施例中，第一导电部件120、122或124(如，MD1)和第三导电部件 132 (如，MD2)由不同的导电材料形成。在一些实施例中，第一导电部件120、122或124 (如， MD1)和第三导电部件132(如，MD2)由相同的导电材料形成。在一些实施例中，第一导电部 件120、122或124(如，MD1)和第三导电部件132(如，MD2)由钨形成。在一些实施例中，第 一导电部件120、122或124 (如，MD1)中的至少一个或第三导电部件132 (如，MD2)的形成 包括：在对应的开口中填充对应的导电材料之前沉积粘合（或晶种）金属层。
[0122] 以上方法包括操作的实例，但是在一些实施例中，不以所示出的顺序执行该操作。 根据本发明的实施例的精神和范围，可以适当地添加操作、替换操作、改变操作顺序和/或 省略操作。结合不同部件和/或不同实施例的实施例在本发明的范围内，并且在阅读了本 发明之后，该实施例对于本领域的普通技术人员来说是显而易见的。
[0123] 总之，一个或多个实施例实施了 M0层中的半导体器件的元件之间的至少一部分 的电连接。在一些实施例中，当与位于栅极结构上面（并且位于第一接触部件MD1上面） 的类似导电部件相比较时，将第二导电部件（如，第二导电部件130、230或330)配置为提 供与一个或多个连接的栅极结构（如，栅极结构l〇8a、108b、108c或108d)的更大的接触面 积。在一些实施例中，第二导电部件130 (如，MP)被布置为延伸穿过有源区域104a。在一些 实施例中，第二导电部件130(如，MP)被布置为延伸穿过一个或多个隔离区域（如，隔离结 构104b或204)。在一些实施例中，第三导电部件132 (如，MD2)被布置为延伸穿过一个或 多个隔离区域（如，隔离结构l〇4b或204)。在一些实施例中，第三导电部件132(如，MD2) 被布置为延伸穿过有源区域l〇4a。在一些实施例中，第三导电部件132(如，MD2)被布置为 在有源区域104a上方延伸，而未电连接至一个或多个栅极结构（如，栅极结构108a、108b、 108c或108d)。结果，与其他的方法相比较，减少了制造时间、制造成本、制造材料和半导体 器件的尺寸中的一个或多个。
[0124] 在一些实施例中，半导体器件包括：衬底，具有有源区域；第一栅极结构，位于衬 底的顶面上方；第二栅极结构，位于衬底的顶面上方；一对第一间隔件，位于第一栅极结构 的每一个侧壁上；一对第二间隔件，位于第二栅极结构的每一个侧壁上；绝缘层，至少位 于第一栅极结构上方；第一导电部件，位于有源区域上方；以及第二导电部件，位于衬底上 方。此外，第二栅极结构邻近第一栅极结构，并且第一导电部件的顶面与第二导电部件的顶 面的共面。
[0125] 在一些实施例中，集成电路包括：衬底，包括源极部件和漏极部件；第一栅极结 构，位于衬底的顶面上方，其中第一栅极结构位于源极部件与漏极部件之间；第二栅极结 构，位于衬底的顶面上方，其中第二栅极结构邻近第一栅极结构和源极部件；一对第一间隔 件，位于第一栅极结构的每一个侧壁上；一对第二间隔件，位于第二栅极结构的每一个侧壁 上；绝缘层，至少位于第一栅极结构上方；第一导电部件，位于源极部件或漏极部件上方， 其中第一导电部件的顶面与绝缘层的顶面共面；第二导电部件，位于衬底上方；以及第三 导电部件，其中第三导电部件位于第一导电部件或第二导电部件上方。
[0126] 在根据一些实施例的制造半导体器件的方法中，该方法包括：在衬底中形成有源 区域；在衬底上形成第一栅极结构和第二栅极结构，其中第二栅极邻近第一栅极结构；在 第一栅极结构和第二栅极结构上形成绝缘层；在第一栅极结构的每一个侧壁上形成一对第 一间隔件；在第二栅极结构的每一个侧壁上形成一对第二间隔件；以及在有源区域上方形 成第一导电部件。
[0127] 上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明 的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或 更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本 领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不 背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
【主权项】
1. 一种半导体器件，包括： 衬底，具有有源区域； 第一栅极结构，位于所述衬底的顶面上方； 第二栅极结构，位于所述衬底的顶面上方，其中，所述第二栅极结构邻近所述第一栅极 结构； 一对第一间隔件，位于所述第一栅极结构的每一个侧壁上； 一对第二间隔件，位于所述第二栅极结构的每一个侧壁上； 绝缘层，至少位于所述第一栅极结构上方； 第一导电部件，位于所述有源区域上方；以及 第二导电部件，位于所述衬底上方，其中，所述第一导电部件的顶面与所述第二导电部 件的顶面共面。2. 根据权利要求1所述的半导体器件，还包括第三导电部件，其中，所述第三导电部件 位于所述第一导电部件或所述第二导电部件上方。3. 根据权利要求1所述的半导体器件，其中，所述第一导电部件具有锥形。4. 根据权利要求1所述的半导体器件，其中，所述第二导电部件具有L形或U形。5. 根据权利要求1所述的半导体器件，其中，所述第二导电部件的一部分嵌入所述第 一导电部件中。6. 根据权利要求1所述的半导体器件，其中，所述第一导电部件或所述第二导电部件 包括妈。7. 根据权利要求1所述的半导体器件，其中所述绝缘层包括氮化硅。8. -种集成电路，包括： 衬底，包括： 源极部件；和 漏极部件； 第一栅极结构，位于所述衬底的顶面上方，其中，所述第一栅极结构位于所述源极部件 与所述漏极部件之间； 第二栅极结构，位于所述衬底的顶面上方，其中，所述第二栅极结构邻近所述第一栅极 结构和所述源极部件； 一对第一间隔件，位于所述第一栅极结构的每一个侧壁上； 一对第二间隔件，位于所述第二栅极结构的每一个侧壁上； 绝缘层，至少位于所述第一栅极结构上方； 第一导电部件，位于所述源极部件或所述漏极部件上方，其中，所述第一导电部件的顶 面与所述绝缘层的顶面共面； 第二导电部件，位于所述衬底上方；以及 第三导电部件，其中，所述第三导电部件位于所述第一导电部件或所述第二导电部件 上方。9. 根据权利要求8所述的集成电路，其中，所述第一导电部件或所述第二导电部件具 有L形。10. -种制造半导体器件的方法，包括： 在衬底中形成有源区域； 在所述衬底上形成第一栅极结构和第二栅极结构，其中，所述第二栅极结构邻近所述 第一栅极结构； 在所述第一栅极结构和所述第二栅极结构上形成绝缘层； 在所述第一栅极结构的每一个侧壁上形成一对第一间隔件； 在所述第二栅极结构的每一个侧壁上形成一对第二间隔件；以及 在所述有源区域上方形成第一导电部件。
【专利摘要】本发明提供一种半导体器件，包括：衬底，具有有源区域；第一栅极结构，位于衬底的顶面上方；第二栅极结构，位于衬底的顶面上方；一对第一间隔件，位于第一栅极结构的每一个侧壁上；一对第二间隔件，位于第二栅极结构的每一个侧壁上；绝缘层，至少位于第一栅极结构上方；第一导电部件，位于有源区域上方；以及第二导电部件，位于衬底上方。此外，第二栅极结构邻近第一栅极结构，第一导电部件的顶面与第二导电部件的顶面共面。本发明还提供了半导体器件的制造方法。
【IPC分类】H01L23/485, H01L21/60
【公开号】CN105529316
【申请号】CN201510522659
【发明人】谢东衡, 庄惠中, 林仲德, 江庭玮, 王胜雄, 田丽钧
【申请人】台湾积体电路制造股份有限公司
【公开日】2016年4月27日
【申请日】2015年8月24日
【公告号】US20160111370