区2的深度D2的范围在5至40um;D2的选择需要保证在制作门阴极结的工艺步骤过程中，ρ+短基区的杂质不会扩散到P基区2的表面边界造成J3结的反向击穿电压降低。
[0026]所述的ρ+短基区掺杂浓度峰值为lel6至le20cm—3，p+短基区的深度DO范围在1um至lOOum。由于ρ+短基区的掺杂浓度较高，会阻止η+发射极的电子扩散向阳极方向，因此ρ+短基区的边界浓度和深度DO需要保证器件的导通特性不受破坏。
[0027]所述的ρ基区2可参考已有门极晶闸管方案，同时也要考虑到器件的导通特性不受破坏。
[0028]本发明还提供一种上述门阴极结构晶闸管的制备方法，该门极换流晶闸管包括一个以上的元胞，每个元胞进一步包括P+发射极(阳极)、η’缓冲区、η-衬底、ρ基区1、ρ基区2、ρ+短基区、η+发射极和阳极金属电极、门极金属电极、阴极金属电极。所述ρ+发射极(阳极)、η’缓冲区、η-衬底、ρ基区1、ρ基区2、ρ+短基区、η+发射极依次排布。所述η+发射极和门极表面，采用传统的沟槽工艺或摒弃挖槽工艺，使得门极金属电极和阴极金属电极处于硅片表面的同一平面;该制备方法包括以下步骤:
[0029]S1:准备η-衬底，根据GCT的耐受电压选择不同电阻率和厚度的η-衬底，衬底掺杂浓度范围在5el2至IeHcnf3;
[0030]S2:对η-型衬底阴极表面进行铝杂质的预沉积和扩散，制作并形成第一 ρ基区，；
[0031]S3:在衬底阴极表面进行ρ+短基区的制作，ρ+短基区采用外延生长并掺杂，或采用扩散的方法;如果采用扩散的方法，同S2步骤一起制作或在S2步骤之前;如果采用外延生长的方法，则在S2步骤之后制作;ρ+短基区峰值浓度lel6至le20cm—3，扩散深度或者生长厚度在1um?10um;
[0032]S4:采用外延生长第二ρ基区，第二ρ基区的掺杂浓度为lel5cm—3至lel8cm—3，深度D2的范围在5至40um;
[0033]S5:n’缓冲区制作:η’缓冲区由阳极表面进行离子注入和扩散，掺杂浓度表面值在1615?5616，扩散深度20?4011111;
[0034]S6:采用选择性预沉积磷和扩散的方式制作η+发射极，若S8中门极刻蚀采用挖槽工艺，则预沉积之后进行挖槽工艺，之后再扩散，否则，预沉积磷杂质之后直接进行扩散；
[0035]S7:采用扩散工艺制作ρ+发射极:
[0036]S8:采用金属电极沉积和刻蚀制作门极接触电极、阴极发射极电极和阳极发射极电极制作门极接触电极采用不挖槽的工艺使门极金属电极和阴极金属电极处于高度相同的硅片表面;或采用挖槽的工艺使门极换流晶闸管门阴极形成沟槽形式；
[0037]S9:后续保护工艺，包括表面钝化保护、台面造型和边缘保护，均按常规工艺制作。
[0038]本发明提出的门极换流晶闸管门阴极机构以及具有该结构的门极换流晶闸具有以下特点及有益效果:
[0039]1、本发明提出的门极换流晶闸管，由于增加了一层ρ基区，即低浓度掺杂的ρ基区2，可以保证J3结较大的反向击穿电压，进而提高外接反向电源的电压，从而提高换流速度，增大GCT芯片的关断能力。
[0040]2、本发明提出的门极换流晶闸管，ρ+短基区位于ρ基区I和ρ基区2之间，掺杂浓度较高，从而保证电流转移的低阻通道。
[0041]3、本发明提出的门极换流晶闸管，阴极表面可以采用平面结构，省去挖槽工艺，简化工艺步骤，提高器件的可靠性和成品率。
【附图说明】
[0042]图1为现有传统GCT芯片单个元胞示意图。
[0043]图2为现有GCT芯片单个元胞导通、关断示意。
[0044]图3为现有GCT芯片阴极面结构示意图和纵向剖面示意图。
[0045]图4为现有GCT芯片单个元胞导通电流分布示意图。
[0046]图5为现有GCT芯片单个元胞关断过程中电流分布示意图。
[0047]图6为现有GCT芯片从阴极表面到阳极表面掺杂浓度分布示意图。
[0048]图7为现有GCT芯片单个元胞关断过程中阴极电流向门极电流转移示意图。
[0049]图8为具有本发明门阴极结构的GCT芯片单个元胞示意图。
[0050]图9为具有本发明门阴极结构的GCT芯片从阴极表面到阳极表面掺杂浓度分布示意图。
[0051 ]图10为具有本发明门阴极结构的GCT芯片单个元胞关断过程中阴极电流向门极电流转移示意图。
[0052]图11为具有本发明门阴极结构的GCT芯片工艺流程实施例例。
[0053]图12为具有本发明门阴极结构的GCT芯片一种具体工艺流程实施例的单个元胞的制作过程SI的示意图。
[0054]图13为具有本发明门阴极结构的GCT芯片一种具体工艺流程示实施的单个元胞的制作过程S2的示意图。
[0055]图14为具有本发明门阴极结构的GCT芯片一种具体工艺流程示例的单个元胞的制作过程S3的示意图。
[0056]图15为具有本发明门阴极结构的GCT芯片一种具体工艺流程示例的单个元胞的制作过程S4的示意图。
[0057]图16为具有本发明门阴极结构的GCT芯片一种具体工艺流程示例的单个元胞的制作过程S5的示意图。
[0058]图17为具有本发明门阴极结构的GCT芯片一种具体工艺流程示例的单个元胞的制作过程S6的示意图。
[0059]图18为具有本发明门阴极结构的GCT芯片一种具体工艺流程示例的单个元胞的制作过程S9的示意图。
[0060]图19为具有本发明门阴极结构的GCT芯片一种具体工艺流程示例的单个元胞的制作过程S8的示意图。
【具体实施方式】
[0061]本发明提出的一种新型门阴极结构的GCT芯片，下面结合附图及实施例详细说明:
[0062]为了克服GCT芯片的不足，既能够使外接驱动电源Vgk较大，又能够使得ρ+短基区形成电阻率足够低的电流通道，本发明提出了具有双P基区的门阴极结构的GCT，该GCT芯片，具体实施结构如图8所示。该GCT芯片，包括一个以上的元胞，单个元胞结构从阴极面到阳极面包括:n+发射极(阴极)、P基区2、p+短基区、ρ基区l、n-衬底、η’缓冲区、ρ+发射极(阳极)以及阴极表面金属电极、门极表面金属电极、阳极表面金属电极。
[0063]本发明提出的GCT芯片结构，单个元胞从η+发射极表面到ρ+发射极表面，掺杂浓度的纵向分布图如图9所示。91、92、93分别为J3结、J2结、Jl结，图8的ρ基区2掺杂浓度分布对应于图9所示的94，为硼或者镓掺杂；图8的ρ+短基区掺杂浓度分布对应于图9中的95，为硼或者镓掺杂；图8的ρ基区I对应于图9所示的96，为铝掺杂。
[0064]图9所示的97对应于ρ基区2的掺杂浓度表面值，范围在lel5cm—3至lel8cm—3。实际工艺中为了使得91所指示的J3结具有较高的反向击穿电压，本实施例在图中97所指示的ρ基区2表面浓度控制在lel7cm—3以下。由于本发明提出的结构中ρ+短基区在ρ基区2之下，所以P基区2采用lel5至lel6Cm—3的掺杂浓度表面值，使得J3结获得30V以上反向击穿电压。图中99所指示的ρ基区2的宽度D2范围在5至40um。
[0065]图9所示的98对应于ρ+短基区的最高浓度峰值，所述门极部分的ρ+短基区杂质峰值浓度为lel6至le20cm—3，p+短基区的深度DO对应于图9所示的910，范围在1um至lOOum。(由于不必考虑P+短基区对于J3结反向击穿电压的影响，可以尽可能得提高ρ+峰值浓度，使得其构成的电流通道电阻尽可能降低。由于P+短基区的掺杂浓度较高，会阻止η+发射极的电子扩散向阳极方向，因此P