用于半导体封装件的模制层的形成方法

用于半导体封装件的模制层的形成方法
【专利摘要】本发明提供一种形成模制层的方法，包括以下操作：形成衬底，衬底具有在其上的至少一个柱结构；翻转具有柱结构的衬底，使得柱结构位于衬底下方；将翻转的衬底的柱结构浸入容纳在容器中的模制材料液中；以及将翻转的衬底的柱结构与容器分离，以形成覆盖柱结构且与柱结构接触的模制层。本发明还提供了一种用于半导体封装件的模制层的形成方法。
【专利说明】
用于半导体封装件的模制层的形成方法
技术领域
[0001]本发明一般地涉及半导体技术领域，更具体地，涉及半导体封装件及其形成方法。
【背景技术】
[0002]半导体集成电路(IC)工业经历了快速发展。在IC制造技术的进展中产生了多个IC时代，并且，每个时代制造比先前时代更小且更复杂的电路。将执行不同功能的各种类型的半导体器件集成和封装到单个组装件或封装件中。随着对于微型化、更高速度和更低功耗的需求，对于半导体管芯的更小封装技术的需求也在增加。然而，随着诸如垂直塞的部件不断按比例缩小，传统的封装技术已经不能在所有方面都满足要求。

【发明内容】

[0003]为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种形成模制层的方法，包括:形成衬底，在所述衬底上具有至少一个柱结构；翻转具有所述柱结构的衬底，使得所述柱结构面朝下；将翻转的衬底的柱结构浸入容纳在容器中的模制材料液；以及将所述翻转的衬底的柱结构与所述容器分离，以形成覆盖所述柱结构且与所述柱结构接触的模制层。
[0004]在该方法中，在将所述衬底的柱结构与所述容器分离的操作之后，还包括翻转所述翻转的衬底并且固化所述模制层。
[0005]在该方法中，将所述衬底的柱结构浸入所述模制材料液中的操作包括:将所述模制材料液设置在所述容器中，其中，所述容器具有底座和围绕所述底座的侧壁并且被配置为容纳所述模制材料液；以及将所述翻转的衬底的柱结构浸入所述模制材料液中。
[0006]在该方法中，所述侧壁包括:底部部分，与所述底座连接；以及凸缘，从所述底部部分向上延伸，其中，所述底部部分具有未被所述凸缘占用的顶面。
[0007]在该方法中，将所述翻转的衬底的柱结构浸入所述模制材料液中的操作包括:在所述底部部分的顶面上设置所述翻转的衬底的边缘。
[0008]在该方法中，所述底部部分的高度比所述柱结构的高度大大约20 μπι至100 μm。
[0009]在该方法中，所述侧壁具有底部部分和从所述底部部分向上延伸的凸缘，并且所述凸缘构成所述容器的入口。
[0010]在该方法中，所述入口的宽度比所述衬底的宽度大大约0.3mm至3mm。
[0011 ] 在该方法中，将所述翻转的衬底的柱结构浸入所述模制材料液中的操作包括加热所述模制材料液。
[0012]在该方法中，加热所述模制材料液的操作包括将所述模制材料液加热至大约50°C至200 °C的温度。
[0013]在该方法中，将所述翻转的衬底的柱结构浸入所述模制材料液中的操作包括:按压所述衬底的没有所述柱结构的背面，使得所述柱结构浸入所述模制材料液中。
[0014]在该方法中，所述柱结构的高度大约为30 μπι至300 μm。
[0015]根据本发明的另一方面，提供了一种形成模制层的方法，包括:形成衬底，在所述衬底上具有多个柱结构；翻转所述衬底，使所述柱结构面朝下；将翻转的衬底的柱结构浸入容纳在容器中的模制材料液，使得所述模制材料液填充所述柱结构之间的间隔；将所述翻转的衬底的柱结构与所述容器分离，以形成覆盖所述柱结构且与所述柱结构接触的模制材料层；固化所述模制材料层，以形成模制层；以及研磨所述模制层，以暴露所述柱结构。
[0016]根据本发明的又一方面，提供了一种方法，包括:在载体衬底上形成多个柱结构并且在所述载体衬底上设置半导体管芯，其中，所述半导体管芯具有位于其上的多个焊盘；翻转所述载体衬底，使得所述柱结构和所述半导体管芯位于所述载体衬底下方；将翻转的载体衬底的柱结构和半导体管芯浸入容纳在容器中的模制材料液；将所述翻转的载体衬底的柱结构和半导体管芯与所述容器分离，以形成覆盖所述柱结构和所述半导体管芯且与所述柱结构和所述半导体管芯接触的模制层；以及研磨所述模制层，以暴露所述半导体管芯的焊盘和所述柱结构。
[0017]在该方法中，形成所述柱结构的操作包括:在所述载体衬底上方形成介电层；在所述介电层上方形成导电层；在所述导电层上方形成具有多个开口的掩模层；在所述导电层上形成铜材料并且填充所述掩模层的开口 ；从所述导电层上去除所述掩模层，以暴露部分所述导电层，以及去除所述导电层的暴露部分，以形成所述柱结构。
[0018]在该方法中，在研磨所述模制层的操作之后，还包括:在所述模制层上形成再分布层，其中，所述再分布层连接所述柱结构与所述焊盘。
[0019]在该方法中，在形成所述再分布层的操作之后，还包括:在所述再分布层上形成钝化层，其中，所述钝化层具有暴露部分所述再分布层的多个孔；以及在所述再分布层的暴露部分上设置多个导电凸块。
[0020]在该方法中，在设置多个导电凸块的操作之后，还包括:将所述载体衬底与所述介电层分离。
[0021 ] 在该方法中，在所述载体衬底与所述介电层分离的操作之后，还包括:在所述介电层中与所述柱结构对准的位置处形成多个孔，以暴露所述柱结构。
[0022]在该方法中，在所述介电层中形成所述孔的操作之后，还包括:将半导体封装件附接在暴露的柱结构上。
【附图说明】
[0023]当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
[0024]图1是示出根据本发明的各实施例的形成模制层(molding layer)的方法的流程图。
[0025]图2-16共同地示出根据本发明的各个实施例的制造方法作为一系列截面图。
【具体实施方式】
[0026]以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0027]应该理解，尽管本文中可以使用第一、第二等术语来描述各个元件，但不是通过这些术语来限制这些元件。这些术语仅仅用于区分一个元件与另一元件。例如，第一元件可以被称为第二元件，并且类似地，在不背离多个实施例的范围的情形下，第二元件可以被称为第一元件。如本文所使用的，术语“和/或”包括一个或多个相关的所列项目的任一个或所有组合。
[0028]应该理解，当元件被称为“连接”或“耦接”到另一元件时，可以直接地连接或耦接到其他元件或者可能存在中间元件。相反，当元件被称为“直接连接”或“直接耦接”到另一元件时，不存在中间元件。
[0029]本发明通常涉及形成模制层的方法，具体地，用于半导体器件的模制层。总之，模制层是用于覆盖衬底上的导电通孔结构和/或半导体管芯。下文将详细描述本发明的各个实施例。
[0030]通常，通过在衬底上分配模制材料，随后通过模制工艺和固化工艺形成模制层。然而，例如，当导电通孔之间的间隔的高度/宽度比率大于大约3或更大时，形成模制层的传统方法存在导电通孔塞之间的间隔不能被完全填充的问题，因此间隔中出现了空隙。这些空隙在随后工艺中可能缩小工艺窗口或裕度，并且不利地导致半导体封装件的可靠性问题。
[0031]图1是示出根据本发明的各个实施例的形成模制层的方法100的流程图。方法100包括操作102、操作104、操作106和操作108。图2_16共同地示出根据本发明的各个实施例的更具体的制造方法作为一系列截面图。应该理解，尽管这些方法中的每一个都示出了许多操作、过程和/或特性，但是并非所有的这些操作、过程和/或特性都是必要的，并且也可以存在其他未示出的操作、过程和/或特性。而且，在一些实施例中，操作和/或过程的顺序可以与这些图中示出的顺序不同。另外，在一些实施方式中，所示的过程还可以划分为子过程，而在其他实施方式中，所示的一些过程可以彼此同时进行。
[0032]在操作102中，在衬底上形成一个或多个柱结构。图2至图4描述了根据本发明的一些实施例的处于操作102的各个制造阶段的截面图。应该注意的是，结合图2至图4制造阶段和部件仅是实例。本领域的普通技术人员将认识到可以有很多的替换、改变和修改。
[0033]在图2中，在衬底202上方形成介电层210。在一些实施例中，衬底202包括去粘结层204，在该去粘结层上沉积介电层210。根据本发明的一些实施例，去粘结层204可以调节介电层210与去粘结层204之间的界面粘合，使得在随后的工艺中介电层210可能与去粘结层204分离。介电层210可以包括聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)J-硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、掺硼磷硅酸盐玻璃(BPSG)、氮化硅、氧化硅、它们的任何组合等。可以通过很多适合的方法形成介电层210，诸如旋涂、化学汽相沉底(CVD)和等离子体增强的CVD(PECVD)等。另外，在本说明书的一些实施例中，衬底202可以可选地被称为载体衬底202。在一些实例中，衬底202可以包括硅晶圆、玻璃衬底或者由陶瓷材料、有机材料、IV族和/或V族元素(诸如娃、锗、镓、砷)和它们的组合所形成的其他适合的衬底。衬底202可以包括块状衬底或者绝缘体上的硅衬底。
[0034]如图2所示，此后，在介电层210上方形成导电层220。导电层220可以包括晶种层和/或凸块下金属(UBM)层。在一些实施例中，UBM层可以包括具有粘合层和润湿层的多层。例如，粘合层可以由诸如钛(Ti)、铬(Cr)、钨化钛(TiW)等的材料形成。例如，润湿层可以由诸如镍(Ni)和Cu等形成。此外，在一些实施例中，晶种层可以包括钛(Ti)、铜(Cu)等或它们的组合。
[0035]在图3中，在导电层220上方形成具有多个开口 232的掩模层230。开口 232穿过掩模层230，并且暴露掩模层下方的部分导电层220。例如，掩模层230可以是通过光刻技术制造的光刻胶层。在一些实施例中，掩模层230的厚度为约30 μπι到约300 μπι ;具体地，为约50 μ m到约280 μ m ;更具体地，为约100 μ m到约250 μ m。
[0036]随后，如图3所示，形成导电结构240以填充掩模层230的开口 232，并且该导电结构与导电层220接触。例如，可以通过电镀操作、无电镀操作、物理汽相沉积(PVD)、电子束物理汽相沉积(EBPVD)或其他适合的技术形成导电结构240。例如，导电结构240可以包括诸如铜、铝、铅、钨等或它们的组合的材料。
[0037]在图4中，从导电层220上去除掩模层230以暴露部分导电层220，从而形成位于衬底上方的一个或多个柱结构250。换句话说，衬底202’具有形成在其上的至少一个柱结构250。在一些实施例中，如图4所示，还去除导电层220的暴露部分以形成包括导电层220的剩余部分和导电结构240的柱结构250。另外，当去除导电层220时，暴露出介电层210的一部分。例如，可以通过诸如灰化工艺、剥离工艺和/或从冲洗工艺的任何适合的操作去除掩模层230。在一些实施例中，柱结构250在随后的操作中组成模制通孔(TMV)结构。
[0038]在一些实施例中，如图5所示，半导体管芯260附接在介电层210上。半导体管芯260可以包括多个焊盘262和某些基本半导体层，诸如衬底层、有源电路层、ILD层和Hffi层(未在图5中分别示出)。在一些实例中，焊盘262位于柱结构250顶面与介电层210之间的水平位置处。半导体管芯260可以包括各种器件，诸如晶体管、电容器、电阻器、二极管、光电二级管和/或其他期望的器件。例如，可以互连半导体管芯260中的器件以执行一种或多种功能，诸如存储器、放大器、功率分布、传感器、输入/输出电路等。本领域的普通技术人员应该了解，提供的以上实例仅是为了说明的目的，并不旨在以任何方式限制本发明。
[0039]在一些实例中，形成在衬底202上方的柱结构250的高度Hl为约30 μπι到约300 μ m ;具体地为约50 μ m到约250 μ m ;更具体地为约60 μ m到约200 μ m。在又一些实例中，柱结构250的高度Hl大于半导体管芯260的高度H2。
[0040]在操作104中，如图6所示，翻转衬底202，该衬底具有附接于其上的柱结构250，使得一个或者多个柱结构250位于衬底202下方。换句话说，柱结构250面朝下。在一些实施例中，半导体管芯260和柱结构250位于载体衬底202的同一表面上，使得半导体管芯260以及柱结构250位于衬底202下方。
[0041]在操作106中，附接在翻转的衬底202上的一个或多个柱结构250浸入或者浸没在包含在容器270中的模制材料液272中。在各实施例中，衬底202具有多个柱结构250，并且柱结构之间的间隔S填充有模制材料液272。在一些实施例中，半导体管芯260和柱结构250位于载体衬底202的相一表面上，使得柱结构250和半导体管芯260同时浸没在模制材料液272中。
[0042]在一些实施例中，操作106可以包括下面描述的过程。首先，模制材料液272放置在容器270中。另外，容器270具有底座274和围绕底座274的侧壁276，该容器被配置为容纳模制材料液272。随后，柱结构250浸没在模制材料液272中，使得模制材料液272流入柱结构250之间的间隔S中，并且围绕柱结构250和半导体管芯260。此外，当柱结构250浸没在模制材料液272中时，模制材料液272接触介电层210。
[0043]在一些实例中，容器270的侧壁276包括底部部分277和凸缘278。底部部分277连接到底座274，并且凸缘278从底部部分277向上延伸。侧壁276的凸缘278构成容器270的入口 278a，其中当柱结构250浸没在模制材料液272中时，入口 278a面向衬底202。在一些实例中，容器270的入口 278a的宽度Wl比衬底202的宽度W2大大约0.3mm至3.0mm ；具体地，大大约0.5mm至约2.0mm ;更具体地，大大约0.8mm至约1.5mm。注意，底部部分277具有未被凸缘278占用的顶面277a。此外，底部部分277的顶面277a和凸缘278构成的台阶等，以啮合衬底202。在一些实施例中，操作106包括将翻转的衬底202的边缘202a设置在底部部分277的顶面277a上的过程。换句话说，根据本发明的一些实施例，当柱结构250浸没在模制材料液272中时，底部部分277的顶面277a被配置为支撑翻转的衬底202。在又一些实例中，衬底的边缘202a没有任何去粘结层204和介电层210，并且边缘202a的宽度W3为约0.2mm到约6mm ;具体地，为约0.5mm至5mm ;更具体地，为约Imm至3mm。在又一些实例中，底部部分277的顶面277a的宽度W4比宽度W3大大约0.02mm至0.8mm ;具体地，大大约0.1mm至0.5mm ;更具体地，大大约0.2米至0.4_。在又一些实例中，底部部分277的高度H3比柱结构250的高度Hl大大约20 μ m至约100 μ m ;具体地，大大约30 μ m至约70 μ m ;更具体地，大大约40 μ m至约60 μ m。
[0044]据本发明的又一些实施例，操作106可以包括加热容器270中的模制材料液272的过程。在一些实施例中，通过操作温度可以调节和控制模制材料液272的流动性能和粘度。在一些实例中，模制材料液272被加热到约为50°C至200°C的温度，具体地、大约120°C至约180°C，更具体地大约为130°C至约160°C，以允许模制材料液272填充柱结构250之间的间隔S。在又一些实施例中，在至少2分钟的持续时间段内(例如，约2分钟至约10分钟，具体地，约3分钟至约8分钟)，附接在衬底202上的柱结构250浸没在模制材料液272中。在实例中，模制材料液272可以包括环氧树脂、酚醛树脂和硅，在温度约为25°C的情况下，该模制材料液的粘度约为50paXs至150paXs ;具体地，为约70paXs至IlOpaX S。
[0045]根据本发明的又一些实施例，操作106可以包括按压衬底202的背面202b的过程，使得附接在衬底202上的柱结构250浸没在模制材料液272中。在一些实例中，在衬底202的正面202c上形成所有柱结构250，并且施加外力的背面202b上没有任何柱结构250。
[0046]在操作108中，如图7所示，与模制材料液272附接的柱结构250与容器270分离并且移出该容器，以形成覆盖柱结构250并且与该柱结构接触的模制层280。在各个实施例中，如图7所示，在将具有柱结构250的翻转的衬底202从容器270中移出的操作108之后，方法100还包括将翻转的衬底202翻转过来的过程，使得模制层280位于衬底202上方。在一些实施例中，半导体管芯260和柱结构250位于在衬底202的相一表面上，因此，模制层280覆盖柱结构250和半导体管芯260并且与柱结构和半导体管芯接触。
[0047]根据本发明的各个实施例，方法100可以包括在操作108之后和/或之前固化模制层280的操作。在一些实施例中，当柱结构250浸入模制材料液272中时，在容器270中预固化模制材料液272，然后，附接于衬底202上的预固化的模制材料液与容器270分离。此后，衬底202上的预固化的模制材料被进一步固化以形成硬化的模制层280。在又一些实施例中，在柱结构250浸入模制材料液272中之后，在足够的时间段内将模制材料液272加热到预设温度，使得模制材料液272在容器270中几乎被硬化。此后，在其上具有硬化的模制材料的衬底202与容器270分开，以形成覆盖柱结构250和半导体管芯260的硬化的模制层280。因此，根据本发明的一些实施例，可以跳过或省略操作108之后的后固化处理。
[0048]根据各个实施例，在操作108之后，方法100可以可选地包括其他操作或过程。图8至图16是示出可以在操作108之后执行的操作和/或过程的截面图。
[0049]在图8中，减薄或者研磨模制层280以暴露半导体管芯260的焊盘262和柱结构250。在一些实施例中，同时研磨柱结构250和模制层280，因此，研磨的柱结构250构成穿过模制层280的多个模制通孔(TMV)。减薄和研磨的模制层280具有与介电层210相对的基本平整的表面。
[0050]在图9中，在柱结构250和研磨的模制层280上形成再分布层290。此外，再分布层290连接柱结构250与半导体管芯260的焊盘262。在一些实施例中，半导体管芯260的有源器件(未示出)电连接到焊盘262，因此，半导体管芯260的有源器件可以通过再分布层290桥接并且还电连接到柱结构250 ( S卩，TMV结构)。
[0051]在图10中，在形成再分布层290之后，在再分布层290上方形成钝化层300和多个导电凸块310。钝化层300具有暴露部分再分布层290的多个孔302。此后，在再分布层290的暴露部分上形成或安装导电凸块310。例如，导电凸块310可以是多个焊球等。在一些实施例中，焊球310可以包括金属材料，诸如锡、银和铜等。可选地，互连焊盘可以是被配置为安装在印刷电路板(PCB)上的多个触点栅格阵列(LGA)焊盘。在一些实施例中，导电凸块310是被配置为接收其他导电凸块的球栅阵列(BGA)焊盘。在一些实施例中，通过电镀操作或者其他任何适合的操作设置导电凸块310。可以在再分布层290上与孔302对准的位置处形成多个UBM结构(未示出)。UBM结构可以有助于防止导电凸块310与半导体管芯的集成电路之间的扩散，并且还提供导电凸块310与再分布层290之间的低电阻电连接。在一些实例中，UBM结构可以包括多层，该多层具有由钛(Ti)、铬(Cr)、钨化钛(TiW)等形成的粘合层和由镍(Ni)、铜(Cu)等形成的润湿层。
[0052]在图11中，形成导电凸块310之后，衬底202(即，载体衬底202)与介电层210分离或分开，从而得到所示的封装件320。根据本发明的一些实施例，对于来说，所示的封装件320可以用作封装件叠层结构的底部封装件320。例如，准分子激光技术或其他合适的操作可以用于使衬底202与介电层210分开。在一些实例中，在衬底202与介电层210分离期间和/或之后，封装件320放置在载体330上。
[0053]在图12中，在载体衬底202与介电层210分离之后，在介电层210中与柱结构250对准的位置处形成多个小孔(hole，又称孔或开口)210a。因此，通过小孔210a暴露柱结构250。可以使用任何适合的方法或操作在介电层210中形成小孔210a。例如，可以使用光刻工艺和刻蚀工艺在介电层210中形成小孔210a。在一些实施例中，可以去除剩余的导电层220并且暴露柱结构250。
[0054]在图13中，在介电层210中形成小孔210a之后，一个或多个半导体封装件340附接在底部封装件320上。在一些实施例中，每个半导体封装件340都包括与柱结构250对准并连接的多个导电球342。因此，半导体管芯260可以通过焊盘262、再分布层290和柱结构250电连接到半导体封装件340。在一些实施例中，可以使用回流工艺将半导体封装件340接合至底部封装件320。在一些实例中，导电球342可以是球栅阵列(BGA)或适用于耦接至柱结构250的其他凸块结构。另外，半导体封装件340可以包括存储器管芯、逻辑管芯、处理器管芯等。本领域的普通技术人员应该了解，提供的以上实例仅仅是为了说明的目的，并不旨在以任何方式限制本发明。
[0055]在图14中，在底部封装件320和/或半导体封装件340上形成封装材料350，从而形成封装件叠层结构360。根据一些实施例，封装层350可以是由适合的底部填充材料形成的模塑料层。底部填充材料可以填充底部封装件320与每个半导体封装件340之间的缝隙。在一些实施例中，底部填充材料可以包括分配在封装件320与340之间的缝隙处的环氧树脂。可以液体形式提供环氧树脂，并且该环氧树脂可在固化工艺之后硬化。
[0056]在图15中，图15所示的封装件叠层结构360被翻转，使得导电凸块310面朝上并且封装材料350面朝下。在图16中，例如，执行诸如切割工艺的分离工艺，以形成许多单独的封装件叠层器件362。例如，可以沿着划线区域370执行切割操作。因此，产生了多块封装件叠层器件362。在一些实施例中，得到的封装件叠层器件362在结构上基本相同。本领域的普通技术人员应该了解，提供图8至图16所示出的以上实例和/或实施例仅仅是为了说明的目的，以进一步解释本发明的应用，并不旨在以任何方式限制本发明。
[0057]本发明的各实施例的优势包括提供形成模制层的新方法。新方法可用于形成覆盖多个通孔塞的模制层，通过具有较大高度/宽度比率的间隔将多个通孔塞间隔开。值得注意的是，模制层可以极好地填充通孔塞之间的微小间隔，因此，为半导体管芯或芯片提供了可靠的封装结构。
[0058]根据一些实施例的一个方面，提供形成模制层的方法。该方法包括以下操作:(i)形成衬底，该衬底上具有至少一个柱结构；(ii)翻转具有柱结构的衬底，使得柱结构位于衬底下方；(iii)将翻转衬底的柱结构浸入容纳在容器中的模制材料液中；以及(iv)将翻转的衬底的柱结构与容器分离，以形成覆盖柱结构并与柱结构接触的模制层。
[0059]根据一些实施例的另一个方面，提供形成模制层的方法。该方法包括以下操作:
(i)形成具有位于其上的多个柱结构的衬底；(ii)翻转衬底，使得柱结构位于衬底下方；(iii)将翻转的衬底的柱结构浸入容纳在容器中的模制材料液中，使得模制材料液填充柱结构之间的间隔；(iv)将翻转的衬底的柱结构与容器分离，以形成覆盖柱结构并与柱结构接触的模制材料层；(V)固化模制材料层，以形成模制层；以及(vi)研磨模制层，以暴露柱结构。
[0060]根据一些实施例的另一个方面，一种方法包括以下操作:(i)在载体衬底上形成多个柱结构并且将半导体管芯设置在载体衬底上，其中，半导体管芯具有位于其上的多个焊盘；(ii)翻转载体衬底，使得柱结构和半导体管芯位于载体衬底下方；以及(iii)将翻转的载体衬底的柱结构和半导体管芯浸入容纳在容器中的模制材料液中；(iv)将翻转载体衬底的柱结构和半导体管芯与容器分离，以形成覆盖柱结构和半导体管芯并与柱结构和半导体管芯接触的模制层；以及研磨模制层，以暴露半导体管芯的焊盘和柱结构。
[0061]以上概述了若干实施例的特征，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或修改用于执行与这里所介绍实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域普通技术人员还应该意识到，这种等效构造并不背离本公开的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
【主权项】
1.一种形成模制层的方法，包括: 形成衬底，在所述衬底上具有至少一个柱结构； 翻转具有所述柱结构的衬底，使得所述柱结构面朝下； 将翻转的衬底的柱结构浸入容纳在容器中的模制材料液；以及将所述翻转的衬底的柱结构与所述容器分离，以形成覆盖所述柱结构且与所述柱结构接触的模制层。2.根据权利要求1所述的方法，在将所述衬底的柱结构与所述容器分离的操作之后，还包括翻转所述翻转的衬底并且固化所述模制层。3.根据权利要求1所述的方法，其中，将所述衬底的柱结构浸入所述模制材料液中的操作包括: 将所述模制材料液设置在所述容器中，其中，所述容器具有底座和围绕所述底座的侧壁并且被配置为容纳所述模制材料液；以及 将所述翻转的衬底的柱结构浸入所述模制材料液中。4.根据权利要求3所述的方法，其中，所述侧壁包括: 底部部分，与所述底座连接；以及 凸缘，从所述底部部分向上延伸，其中，所述底部部分具有未被所述凸缘占用的顶面。5.根据权利要求4所述的方法，其中，将所述翻转的衬底的柱结构浸入所述模制材料液中的操作包括:在所述底部部分的顶面上设置所述翻转的衬底的边缘。6.根据权利要求4所述的方法，其中，所述底部部分的高度比所述柱结构的高度大大约 20 μ m 至 100 μ m。7.根据权利要求3所述的方法，其中，所述侧壁具有底部部分和从所述底部部分向上延伸的凸缘，并且所述凸缘构成所述容器的入口。8.根据权利要求7所述的方法，其中，所述入口的宽度比所述衬底的宽度大大约0.3mm至 3mm。9.一种形成模制层的方法，包括: 形成衬底，在所述衬底上具有多个柱结构； 翻转所述衬底，使所述柱结构面朝下； 将翻转的衬底的柱结构浸入容纳在容器中的模制材料液，使得所述模制材料液填充所述柱结构之间的间隔； 将所述翻转的衬底的柱结构与所述容器分离，以形成覆盖所述柱结构且与所述柱结构接触的模制材料层； 固化所述模制材料层，以形成模制层；以及 研磨所述模制层，以暴露所述柱结构。10.一种方法，包括: 在载体衬底上形成多个柱结构并且在所述载体衬底上设置半导体管芯，其中，所述半导体管芯具有位于其上的多个焊盘； 翻转所述载体衬底，使得所述柱结构和所述半导体管芯位于所述载体衬底下方； 将翻转的载体衬底的柱结构和半导体管芯浸入容纳在容器中的模制材料液； 将所述翻转的载体衬底的柱结构和半导体管芯与所述容器分离，以形成覆盖所述柱结构和所述半导体管芯且与所述柱结构和所述半导体管芯接触的模制层；以及研磨所述模制层，以暴露所述半导体管芯的焊盘和所述柱结构。
【文档编号】H01L21/56GK106098569SQ201510782717
【公开日】2016年11月9日
【申请日】2015年11月16日
【发明人】陈宪伟, 陈洁
【申请人】台湾积体电路制造股份有限公司