半导体晶体管封装结构的制作方法
【技术领域】
[0001]本实用新型涉及一种半导体晶体管封装结构，特别是一种运用于如绝缘栅双极型晶体管(IGBT，Insulated Gate Bipolar Transistor)或金氧半场效晶体管(M0SFET，Metal-Oxide-Semiconductor Field-Effect Transistor)等晶体管的半导体晶体管封装结构。
【背景技术】
[0002]半导体晶体管封装结构，如图1所示，主要含有导线架或基座电路板3，其内设有连接焊垫31，以供连通导线5的第二端52连接用，在该导线架或基座电路板3上利用接合剂2粘接有芯片I，在该芯片I上设有芯片焊垫11，在该芯片焊垫11上焊设有金球凸点4，并将连通导线5的第一端51与该金球凸点4焊设在一起，如此得以连通芯片I与导线架或基座电路板3间的电性，然而一般用于连通导线5的材质为了降低成本及顾及坚固性，多会利用铜为连通导线5的材质，但铜的质地较硬，在塑型上较为不一，且铜与金接合不易，会让连通导线5与金球凸点4的接合困难，且铜的材质有易氧化的特性，一旦产生氧化，便会影响电性导通的功能，因此容易缩短半导体晶体管的使用寿命及降低制造合格率。
【实用新型内容】
[0003]本实用新型所要解决的技术问题是为了有效解决现有技术的上述问题，提供一种半导体晶体管封装结构，不仅可提高晶体管封装过程的速率、提高工艺合格率外，同时还能延长晶体管的使用寿命。
[0004]为了实现上述目的，本实用新型提供了一种半导体晶体管封装结构，其中，包括:
[0005]—导线架或基座电路板，在该导线架或基座电路板内嵌设有供金属连结线的第二端焊设并进行电性连结的连结焊垫；
[0006]—利用粘着剂固定设置的芯片，置于导线架或基座电路板上方，且该芯片的上表面设有供金属连结线的第一端直接焊设连结以形成电性连结的芯片焊垫；
[0007]—用于达成电性连结的金属连结线，包括有内层部与外层部，第一端与芯片的芯片焊垫相连结，第二端与导线架或基座电路板相连结。
[0008]上述的半导体晶体管封装结构，其中，该芯片焊垫上先行形成有供该金属连结线的第一端焊设连结的金球凸点。
[0009]上述的半导体晶体管封装结构，其中，该金属连结线的内部层的材质为铜。
[0010]上述的半导体晶体管封装结构，其中，该金属连结线的外部层的材质为金、银或钯。
[0011]上述的半导体晶体管封装结构，其中，该金属连结线的外部层为电镀覆盖于该内部层的外围。
[0012]本实用新型的有益功效在于:
[0013]本实用新型主要利用将连通导线先行进行二层金属电镀后再进行电性焊接，如此可降低该连通导线易氧化、不易接合等缺失，避免了连通导线氧化、改善不易接合的目的，以达到具有提高半导体晶体管的封装速率、晶体管合格率及延长晶体管的使用寿命等优点。
[0014]以下结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型的限定。
【附图说明】
[0015]图1为现有技术半导体晶体管封装结构的侧视组合示意图；
[0016]图2为本实用新型半导体晶体管封装结构的侧视组合示意图。
[0017]其中，附图标记
[0018]现有技术
[0019]芯片I
[0020]芯片焊垫11
[0021]接合剂2
[0022]导线架或基座电路板3
[0023]连接焊垫31
[0024]金球凸点4
[0025]连通导线5
[0026]第一端51
[0027]第二端52
[0028]本实用新型
[0029]芯片10
[0030]芯片焊垫101
[0031]粘着剂20
[0032]导线架或基座电路板30
[0033]连结焊垫301
[0034]金球凸点40
[0035]金属连结线50
[0036]内部层501
[0037]外部层502
[0038]第一端5021
[0039]第二端5022
【具体实施方式】
[0040]下面结合附图对本发明的结构原理和工作原理作具体的描述:
[0041]请参阅图2，主要包括有一导线架或基座电路板30，在该导线架或基座电路板30内嵌设有连结焊垫301，可供金属连结线50的第二端5022焊设并进行电性连结，以促使能将芯片10的电信传导至导线架或基座电路板30上；
[0042]在导线架或基座电路板30的上方，涂布有粘着剂20，该粘着剂20上置放有芯片10，利用烘烤冷却定型的程序，能使芯片10被固设于导线架或基座电路板30上；
[0043]—芯片10，上表面设有芯片焊垫101，该芯片焊垫101可供金属连结线50的第一端5021直接焊设连结，亦可先行形成有金球凸点40后，再将金属连结线50的第一端5021焊设于金球凸点40上，以达到更佳的电性连结；
[0044]—金属连结线50，包括有内层部501与外层部502，该内层部501的主要成分为铜，铜是一种具有高度氧化性特质的金属，一旦产生氧化，其电性连结的功效将会随的递减，而为了有效改进铜材质的金属连结线50易于氧化的金属特性，在将金属连结线50的第一端5021及第二端5022分别焊设于芯片10的芯片焊垫101上或金球凸点40及导线架或基座电路板30的连结焊垫301上之前，先行利用电镀的技术，在该金属连结线50的内层部501外围电镀一层不会产生氧化的外部层502，该外部层502的材质可为金、银或钯等不易产生氧化且电性连结性强的金属材质；
[0045]因此，首先要先在金属连结线50的内部层501外电镀上一层不易产生氧化作用的金属外部层502，然后利用粘着剂20将芯片10固设于导线架或基座电路板30的上方，然后再于芯片10的芯片焊垫101上形成有金球凸点40，最后利用超音波震荡的焊接方式，先将进行两层电镀完成的金属连结线50的第一端5021焊设于金属凸点40上，然后拉引着金属连结线50至设定长度后进行截断，并将截断面也就是金属连结线50的第二端5022焊设于导线架或基座电路板30的连结焊垫301上，如此便可完成芯片10与导线架或基座电路板30的电性连结，如此便完成芯片组的工艺，最后再将该芯片组进行封装；
[0046]综上所述，本实用新型所为的半导体晶体管封装结构，较现有技术的半导体晶体管的工艺结构，本实用新型不仅能有效改善金属连结线50易氧化及造成电信接触不佳的缺失外，更由于铜与金在焊接上是属于不亦接合的两种金属物质，因此在金属连结线50的外部层502的物质是属于接合性较佳的金、银、钯的情况下，也较容易使金属连结线50在做超音波焊接的过程中节省较大的时间，也避免接合不佳断讯的情况发生，因此能提高芯片模块的工艺合格率、减少工艺时间并提高产制量，其确实具有新颖性、进步性及产业利用性无疑。
[0047]当然，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。
【主权项】
1.一种半导体晶体管封装结构，其特征在于，包括: 一导线架或基座电路板，在该导线架或基座电路板内嵌设有供金属连结线的第二端焊设并进行电性连结的连结焊垫； 一利用粘着剂固定设置的芯片，置于导线架或基座电路板上方，且该芯片的上表面设有供金属连结线的第一端直接焊设连结以形成电性连结的芯片焊垫； 一用于达成电性连结的金属连结线，包括有内层部与外层部，第一端与芯片的芯片焊垫相连结，第二端与导线架或基座电路板相连结。2.如权利要求1所述的半导体晶体管封装结构，其特征在于，该芯片焊垫上先行形成有供该金属连结线的第一端焊设连结的金球凸点。3.如权利要求1所述的半导体晶体管封装结构，其特征在于，该金属连结线的内部层的材质为铜。4.如权利要求1所述的半导体晶体管封装结构，其特征在于，该金属连结线的外部层的材质为金、银或钯。5.如权利要求1所述的半导体晶体管封装结构，其特征在于，该金属连结线的外部层为电镀覆盖于该内部层的外围。
【专利摘要】一种半导体晶体管封装结构，适用于如绝缘栅双极型晶体管或金氧半场效晶体管等晶体管的封装结构，主要作为芯片与导线架或基座电路板的电性连通的连通导线，在进行焊接前先行镀上第二层金属，以降低该连通导线易氧化、不易接合等缺失，除了提高该半导体晶体管于封装时的速率及合格率外，亦可延长该晶体管的使用寿命。
【IPC分类】H01L29/739, H01L29/78
【公开号】CN204834628
【申请号】CN201520186070
【发明人】资重兴
【申请人】杰群电子科技（东莞）有限公司
【公开日】2015年12月2日
【申请日】2015年3月30日