本实用新型涉及电子技术领域，尤其涉及一种印刷电路板及移动终端。
背景技术：
通常，电子产品都会设有电路板，电路板包括印刷电路板(简称PCB板)及安装在PCB板上的多个电子元器件，印刷电路板包括印刷电路板基材(例如但不限于纸基、玻璃纤维布基、复合基、积层多层板基和特殊材料基)及设于印刷电路板基材(简称PCB板基材)的电源走线、信号线走线，上述多个电子元器件设于PCB板基材并通过电源走线或信号线走线实现连接。
随着电子产品的集成度越来越高，一个电子产品的印刷电路板上往往会安装有成百上千个电子元器件，例如中央处理芯片(以下简称为CPU)、电源芯片，因此，PCB板基材的单位面积内的电源走线、信号线走线越来越多。在PCB板的布局当中，最占面积的除了地平面，就是各种不同主要由电源走线构成的电源网络。例如图1中提供的印刷电路板，其包括PCB板基材51、用于连接CPU61与电源芯片62的CPU电源网络52、信号线走线53，该CPU电源网络52分布在PCB板基材51的各层，CPU电源网络52包括电源走线521及位于PCB板基材51表层的电源端522和负载端523，电源芯片62固定在PCB板基材51上并与CPU电源网络52的电源端522连接，CPU61固定在PCB板基材51上并与CPU电源网络52的负载端连接523。
随着科技技术的发展以及应用的需求，电子产品需要的CPU运行速度更快。通常，CPU主频越高，CPU的运行速度越快。CPU主频高则意味着CPU主频信号在高低电平之间的切换速度要快。实现CPU主频信号在高低电平之间的快速切换，目前最简单的方法是减少高低电平之间的差值(即降低CPU主频信号的工作电压)；所以，现在的CPU电源网络的工作电压越来越低。由于电源网络(不限于CPU电源网络)的工作电压降低，会造成电源网络的冗余变小，从而造成电源网络的抗干扰能力变差。
为了提高电源网络的抗干扰能力，目前比较常用的方式是降低电源网络的直流电阻。物件的直流电阻是指物件在外加直流电压时所呈现的电阻。在PCB板上元器件布局已经确定的情况下，为降低PCB板的所有电源网络的直流电阻，常用的技术手段是加宽电源走线的宽度；但该技术手段会造成电源网络的电源走线占据PCB板基材的大量面积，导致信号线走线不顺畅或返还路径较大，从而可能引起信号完整性的问题。为了同时实现降低电源网络的直流电阻和保证信号完整性，常用的技术手段是增加PCB板基材的面积和层数，但该技术手段会增大产品的体积，往往与产品的外形尺寸要求相冲突。
技术实现要素：
本实用新型的目的是提供一种印刷电路板及移动终端，能有效地降低PCB板中电源网络的直流电阻，而且能在不增加PCB板的面积和层数的基础上保证信号完整性，提升电子产品的稳定性和可靠性。
一方面，本实用新型实施例提供一种印刷电路板，包括印刷电路板基材和电源网络，所述电源网络设于所述印刷电路板基材的预设位置，所述电源网络包括电源走线、电源端和负载端，所述电源走线电连接在所述电源端和所述负载端之间，所述电源端和所述负载端位于所述印刷电路板基材的表层；所述电源网络还包括金属导体，所述金属导体设于所述印刷电路板基材的表层，并电连接在所述电源网络的电源端和负载端之间。
另一方面，本实用新型实施例提供一种移动终端，包括如上所述的印刷电路板。
在本实用新型实施例中，通过在电源网络中增加电连接在电源网络的电源端和负载端之间的金属导体，由于金属导体会与电源网络的电源走线形成并联关系，因此，能有效地降低PCB板中电源网络的直流电阻；由于PCB板中电源网络的直流电阻能有效降低，则能有效地避免加宽电源走线的宽度，以腾出更多的空间，从而实现在不需要增加PCB板基材的面积和层数的基础上，能给信号线走线留有足够的空间，以保证信号完整性，提升电子产品的稳定性和可靠性。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为背景技术提供的印刷电路板的结构示意图；
图2为本实用新型实施例一提供的印刷电路板的应用示意图；
图3为本实用新型实施例一提供的印刷电路板的一种剖视角度的应用示意图；
图4为本实用新型实施例一提供的印刷电路板的另一种剖视角度的应用示意图。
具体实施方式
为了使本实用新型所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
实施例一：
参照图2至图4，一种印刷电路板，包括印刷电路板基材1和电源网络2，电源网络2设于印刷电路板基材1的预设位置，电源网络2包括电源走线21、电源端22和负载端23，电源走线21电连接在电源端22和负载端23之间，电源端22和负载端23位于印刷电路板基材1的表层；电源网络2还包括金属导体24，金属导体24设于印刷电路板基材1的表层，并电连接在电源网络2的电源端22和负载端23之间。
上述印刷电路板基材1的表层为印刷电路板基材1的顶层或底层。
上述印刷电路板基材1的预设位置为印刷电路板基材1的表层或印刷电路板基材1的内层或印刷电路板基材1的表层和内层。
上述印刷电路板在应用时，电源31安装在印刷电路板基材1上并与电源端22连接，负载32安装在印刷电路板基材1上并与负载端23连接。电源31和负载32通过电源网络2进行连接。
可选的，金属导体24的电阻小于电源走线21的直流电阻。由于金属导体24的电阻小于电源走线21的直流电阻，并且金属导体24与电源走线21成并联设置，进一步使得电源网络2的直流电阻变小。电源走线21的直流电阻为未设置金属导体24的电源网络2的直流电阻。
可选的，金属导体24采用具有低电阻率的材料制备。金属导体24的电阻率≤2.65×10-8Ω·m为较佳。金属导体24的制备材料可以是铜、银、锌中一种或多种。
参照图3，可选的，金属导体24包括中间段241及分别连于中间段241两端的第一连接段242、第二连接段243，第一连接段242、第二连接段243贴合连接电源网络2的电源端22和负载端23，中间段241与印刷电路板基材1的表层之间留有空隙。由于金属导体24的中间段241与印刷电路板基材1的表层之间留有空隙，即金属导体24的中间段241为悬空设置，其下方的印刷电路板基材1表层可以进行走线或者设置元器件，更节省印刷电路板基材1的平面空间。该金属导体24可以采用表面贴装技术SMT焊接在PCB基材的表层。
可选的，上述金属导体24全贴合地设于印刷电路板基材1的表层。
可选的，上述金属导体24的表面可以设有绝缘层，也可以不设有绝缘层，根据实际应用场合的要求而定。
参照图4，可选的，电源网络2的电源走线21包括位于印刷电路板基材1的表层并裸露设置的表层电源走线211，表层电源走线211电连接在电源网络2的电源端22和负载端23之间；上述金属导体24全贴在表层电源走线211上，并与表层电源走线211形成直接电连接。在本方案中，为了使得金属导体24与表层电源走线211形成直接电连接，金属导体24上与表层电源走线211贴合的面是不设有绝缘层。结合本方案的实际应用，从制备方便、降低成本等角度，金属导体24的表层都不设有绝缘层为优。在本方案中，金属导体24通过表层电源走线211与电源网络2的电源端22、负载端23形成电连接。
可选的，金属导体24的形状不限，可以是不易变形的硬金属件，也可以是能弯曲的金属导线。
可选的，电源网络2的电源走线21包括位于印刷电路板基材1的表层并裸露设置的表层电源走线211，表层电源走线211电连接在电源网络2的电源端22和负载端23之间；上述金属导体24为在表层电源走线211上电镀形成的金属层。
本实施例提供的印刷电路板，通过在电源网络2中增加电连接在电源网络2的电源端22和负载端23之间的金属导体24，由于金属导体24会与电源网络2的电源走线21形成并联关系，因此，能有效地降低PCB板中电源网络2的直流电阻，具体实例分析如下述的对比分析一；由于PCB板中电源网络2的直流电阻能有效降低，则能有效地避免加宽电源走线21的宽度，以腾出更多的空间，具体实例分析如下述的对比分析二，从而实现在不需要增加PCB板基材1的面积和层数的基础上，能给信号线走线留有足够的空间，以保证信号完整性，提升电子产品的稳定性和可靠性。
以下通过两组对比分析，更加清楚地体现出本实施例提供的印刷电路板所具有的有益效果。
对比分析一：CPU与电源IC之间某一电源网络2，在PCB板基材1的两层走线层内走线；电源网络2的两层电源走线21为并联关系；电源网络2的每一层电源走线21厚度h1(即PCB板基材1上的铜厚)均为20um，电源网络2的每一层电源走线21宽度W1均为0.2mm，两层的电源走线21长度L1为均10mm，电源走线21的电阻率均按照铜的电阻率ρ为0.01724Ω·m计算，则电源网络2的直流电阻R11为：
R11＝[(ρL)/S]＝{(ρL1)/[h1(W1+W1)]}≈21.6mΩ；
如果在PCB板基材的表层为该电源网络2增加一个连接在电源端22和负载端23之间的金属导体24，金属导体24的长度L2为8mm，金属导体24的厚度h2相对于PCB板基材上的铜厚会很厚，现假设h2为0.1mm，金属导体24的宽度W2同样取为0.2mm，金属导体24的电阻率按照铜的电阻率ρ为0.01724Ω·m计算，则金属导体24的电阻R12为：
R12＝(ρL2)/S＝(ρL2)/(h2W2)≈6.9mΩ；
则贴上金属导体24后，电源网络2的直流电阻R1会变为以下值：
R1＝(R11×R12)/(R11+R12)＝5.23mΩ；
相对于原本的电源网络2，直流电阻下降比例(21.6-5.23)/21.6≈75.8％，可见，电源网络2的直流电阻大幅降低。
对比分析二：CPU与电源IC之间某一电源网络2，必须保证电源网络2的直流电阻R2小于10mΩ才能满足CPU工作电压要求。假设走线长度因为CPU与电源IC布局限制，电源网络2的电源走线21长度L3至少为1cm，电源网络2的电源走线21厚度h3为20um，电源走线21的电阻率按照铜的电阻率ρ为0.01724Ω·m计算，则可按下公式计算此电源网络2的电源走线21的最小走线宽度W3为：
W3＝(ρL3)/(h3R2)＝0.86mm；
由于PCB板基材的走线空间有限，若其他重要信号线走线占据了较大空间，只能提供0.2mm的走线宽度W4给此电源网络2，则此电源网络2的直流电阻R2将达到：R2＝(ρL3)/S＝(ρL3)/(h3W4)＝43.1mΩ，远远超过允许的10mΩ直流电阻的要求。
而解决这个问题，按本申请的技术方案，只要在PCB板基材的表层为该电源网络2焊接一个连接在电源端22和负载端23之间且电阻为13.1mΩ的金属导体24即可，参照上面的公式计算，若金属导体24使用厚度为0.1mm、电阻率ρ为0.01724Ω·m的铜导体，此金属导体24(若长度与电源网络2的走线一样为10mm)宽度仅0.17mm即可。通过以上计算可得知，仅一个电源网络2，能够节省电源网络2的电源走线21的(0.86-0.17)/0.86≈80％的面积，而仅需要增加不足0.2mm宽的表面贴装的金属导体24便能实现直流电阻在要求范围内。而现在CPU重要的电源网络2数量往往有多个，如果都采用表面焊接贴装的金属导体24来降低电源网络2的直流电阻，能节省PCB板基材1的走线空间将更为可观。
实施例二：
本实用新型实施例还提供一种移动终端，包括上述实施例一所述的印刷电路板。印刷电路板的具体结构参见实施例一，此处不再详述。
本实施例提供的移动终端，通过在印刷电路板的电源网络2中增加电连接在电源网络2的电源端22和负载端23之间的金属导体24，由于金属导体24会与电源网络2的电源走线21形成并联关系，因此，能有效地降低PCB板中电源网络2的直流电阻；由于PCB板中电源网络2的直流电阻能有效降低，则能有效地避免加宽电源走线21的宽度，以腾出更多的空间，从而实现在不需要增加PCB板基材1的面积和层数的基础上，能给信号线走线留有足够的空间，以保证信号完整性，提升电子产品的稳定性和可靠性。
在本实用新型中，除非另有明确的规定和限定，术语“连接”、“设于”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
上述各个可选的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不属于本实用新型要求的保护范围。
如上所述是结合具体内容提供的一种或多种实施方式，并不认定本实用新型的具体实施只局限于这些说明。凡与本实用新型的方法、结构等近似、雷同，或是对于本实用新型构思前提下做出若干技术推演或替换，都应当视为本实用新型的保护范围。