，比如，随机存取存储器（RAM)和其变体（包括但不限于静态RAM(SRAM)和/或 动态RAM值RAM))。
[0143] 次要存储装置1504可W由处理器1402通过输入/输出（I/O)信道间接地访问， 并且可W包括非易失性存储器，比如，只读存储器（ROM)和其变体（包括但不限于可编程 ROM(PROM)、可擦除PROM巧PROM)、和电可擦除PROM巧EPROM))。非易失性存储器还可包括诸 如闪速存储器之类的非易失性RAM(NVRAM)。次要存储装置1504可W被配置成大容量存储 器，比如，硬盘或硬盘驱动、闪速存储器驱动、记忆椿、或密钥、软盘、和/或压缩驱动。
[0144] 离线存储装置1506可W包括物理设备驱动器和关联的可移动存储介质（例如，光 盘）。
[0145] 在图14中，存储装置1404包括在执行计算机程序1406的过程中被处理器1402使 用的数据1408,和/或在执行计算机程序1406的过程中由处理器1402生成的数据1408。
[0146] 在图14的示例中，计算机程序1406包括评估指令1410,使得处理器1402运用第 二块编程参数502编程或配置第二1C块304,比较第二1C块304的相应的输出的参数测量 512,并选择使相应的参数测量512满足或适合参考标准514的第二块编程参数集506 (比 如本文中一个或多个示例所描述的）。
[0147] 计算机程序1406还包括应力编程指令1412,使得处理器1402基于选定的编程参 数506配置或编程第一 1C块100,并且控制系统212对第一 1C块100的至少一部分应用应 力条件，W改变第一 1C块100的特征和/或特性（比如本文中一个或多个示例所描述的）。
[0148] 应力编程指令1412可W包括使得处理器1402基于所选定的编程参数506生成第 一块编程参数204的指令，和运用第一块编程参数204编程第一 1C块的指令（比如本文中 一个或多个示例所描述的）。
[0149] 计算机系统1400还包括在计算机系统1400的设备和/或资源之间进行通信的通 信基础设施1440。
[0150] 计算机系统1400还包括与一个或多个其他系统（1C系统300和系统212)相配合 的输入/输出（I/O)系统1442。
[0151] 可W关于系统的变体中的一个或多个来实现本文公开的方法和系统，比如参考下 文图16所描述的。然而，本文所公开的方法和系统并不限于图16的示例。
[0152] 图16是包括可应力编程的1C系统1602和用户界面系统1618的系统1600的框 图。
[0153] IC系统1602包括处理器1602、存储器、缓存、和/或其他片上存储装置（存储 器）1604、和通信系统1606。
[0154] 1C系统1602还包括在零点向第二1C块1610提供预先确定的值的可应力编程的 第一 1C块1608 (比如本文中一个或多个示例所描述的）。第二1C块1610可W包括例如补 偿1C系统1602内的工艺角变化和/或随机变化的电路。
[0巧5] 用户界面系统1618可W包括监视器或显示器1632和/或人机接口设备 化ID) 1634。HID1634可W包括但不限于键盘、光标设备、触摸感应设备、运动和/或图像传 感器、物理设备和/或虚拟设备（例如，监控显示的虚拟键盘）。用户界面系统1618可W包 括音频系统1636,该音频系统可W包括麦克风和/或扬声器。
[0156] 通信系统1606可W包括有线的和/或无线的通信系统。通信系统1606可W被配 置为通过外部网络（例如，音频和/或数据网络设备）在系统1600和一个或多个其他系统 之间进行通信。通信系统1606可W被配置为运用片间和/或片内的通信网络进行无线通 信。
[0157] 在图16中，处理器1602访问存储器1604,并且通信系统1606和/或用户界面系 统1618可W访问存储器1604。系统1600可W包括附加存储器和/或存储设备1620,可W 由用户界面系统1618和/或1C系统1602访问。存储器1604和/或其他存储装置1620 可W包括上文关于图15所描述的一个或多个特征。
[0158] 系统1600可W被配置成固定的或便携式的/手提的系统，并且可W被配置成移动 电话、机顶盒、和/或机架式、台式、膝上型、笔记本、上网本、记事本、掌上电脑、和/或其他 常规的和/或未来开发的（一个或多个）系统。然而，系统1600并不限于该些示例。
[0159] 除上文的描述之外，一种装置可W包括第一集成电路块，用来基于在第一 1C块的 输入处的互补逻辑状态主张在第一 1C块的输出处的互补逻辑状态，其中第一 1C块在互补 逻辑状态被应用于所述输入时被加压W将所述第一 1C块编程为在一旦发生重置控制的去 激活就在所述输出处主张预先确定的互补逻辑状态而无需对所述输入处的所述互补逻辑 状态的主张。
[0160] 经编程的第一 1C块可W保持可操作性，用来当互补逻辑状态在输入处被主张时 主张在输出处的互补逻辑状态。
[0161] 第一 1C块可W被配置为在重置控制被去激活并且输入处于相同电压时主张在输 出处的预先确定的互补逻辑状态。
[0162] 第一 1C块可W包括缓冲电路和锁存电路，缓冲电路用来基于在第一 1C块的输入 处的互补逻辑状态主张在缓冲电路的输出处的互补逻辑状态，锁存电路用来锁存在缓冲电 路的输出处的互补逻辑状态并且主张在第一 1C块的输出处的经锁存的互补逻辑状态，其 中缓冲电路的至少一部分被加压W编程缓冲电路，用来在重置控制去激活时主张在缓冲电 路的输出处的预先确定的互补逻辑状态。
[0163] 缓冲电路和锁存电路可W是异步的。
[0164] 第一 1C块可W包括第一和第二互补电路路径和重置电路，该重置电路用来在重 置控制被激活时应用第一和第二互补电路路径的互补节点的重置电压。
[01化]第一 1C块可W被配置或被实现为配置寄存器，用来在重置控制去激活时提供预 先确定的互补逻辑状态中的至少一个作为编程的配置寄存器值。
[0166] 第一 1C块和第二1C块可W在相同的1C管巧上，并且1C管巧可W被配置W向第 二1C块提供来自第一 1C块的编程的配置寄存器值、W及默认的配置寄存器值中可选择的 一个。
[0167] 第一 1C块和第二1C块可W在相同的1C管巧上，并且第二1C块可W被配置为接 收来自第一 1C块的预先确定的互补逻辑状态中的至少一个作为预先确定的补偿值，用来 补偿由1C管巧的一个或多个1C块带来的工艺角变化和随机变化中的一个或多个。
[0168] 1C管巧可W包括在评估过程中配置第二1C块的内部总线，并且预先确定的值可 W是基于该评估的。
[0169] 1C管巧可W被配置为在预先确定的补偿值被提供给第二1C块之后向第二1C块提 供更新的补偿值。
[0170] 除上文的描述之外，一种方法可W包括主张在第一集成电路（1C)块的输入处的 互补逻辑状态，使得第一 1C块主张在第一 1C块的输出处的预选确定的互补逻辑状态，并且 在所述互补逻辑状态在所述输入处被主张时对所述第一 1C块的至少一部分加压W将所述 第一 1C块编程为一旦发生重置控制的去激活就在所述输出处主张预先确定的互补逻辑状 态，而无需对所述输入处的互补逻辑状态的主张。
[0171] 该方法还可W包括配置第一 1C块，用来在重置控制被去激活并且输入处于相同 电压时主张在输出处的预先确定的互补逻辑状态。
[0172] 第一 1C块可W包括缓冲电路和锁存电路，缓冲电路用来基于在第一 1C块的输入 处的互补逻辑状态主张在缓冲电路的输出处的互补逻辑状态，锁存电路用来锁存在缓冲电 路的输出处的互补逻辑状态并且主张在第一 1C块的输出处的经锁存的互补逻辑状态，并 且加压可W包括对缓冲电路的至少一部分进行加压W编程缓冲电路，用来在重置控制去激 活时主张在缓冲电路的输出处的预先确定的互补逻辑状态。
[0173] 该方法可W包括将第一 1C块配置成配置寄存器，用来在重置控制去激活时提供 预先确定的互补逻辑状态中的至少一个作为编程的配置寄存器值。
[0174] 第一 1C块和第二1C块可W在相同的1C管巧上，并且该方法可W包括配置1C管 巧，W向第二1C块提供来自第一 1C块的编程的配置寄存器值、W及默认的配置寄存器值中 可选择的一个。
[01巧]第一 1C块和第二1C块可W在相同的1C管巧上，并且该方法包括配置第一 1C块，W向第二1C块提供预先确定的逻辑状态中的至少一个作为预先确定的补偿值，用来补偿 由1C管巧的一个或多个1C块带来的工艺角变化和随机变化中的一个或多个。
[0176] 1C管巧可W包括内部总线，并且该方法可W包括通过内部总线配置第二1C块，评 估第二1C块相应的输出参数，基于该评估选择预先确定的值。
[0177] 该方法可W包括配置1C管巧，用来在预先确定的补偿值被提供给第二1C块之后 通过内部总线向第二1C块提供更新的补偿值。
[0178] 除上文的描述之外，一种系统、机器、和/或计算机系统可W被配置为实现上文关 于方法描述的一个或多个特征。
[0179] 除上文的描述之外，一种非暂态的计算机可读介质可W通过计算机程序被编码， 该计算机可读介质包括指令，使得处理器向第一 1C块的输入提供互补逻辑状态，W使第一 IC块主张在第一IC块的输出处的预先确定的互补逻辑状态，并且使得处理器控制系统， 在所述互补逻辑状态在所述输入处被主张时对所述第一 1C块的至少一部分加压W将所述 第一 1C块编程为一旦发生重置控制的去激活就在所述输出处主张预先确定的互补逻辑状 态，而无需对所述输入处的互补逻辑状态的主张。
[0180] 第一 1C块可W包括缓冲电路和锁存电路，缓冲电路用来基于在第一 1C块的输入 处的互补逻辑状态主张在缓冲电路的输出处的互补逻辑状态，锁存电路用来锁存缓冲电路 的输出并且主张在第一 1C块的输出处的经锁存的输出，并且该计算机可读介质可W包括 指令，使得处理器控制系统，对缓冲电路的至少一部分进行加压，W使缓冲电路在重置控制 去激活时主张在缓冲电路的输出处的预先确定的互补逻辑状态。
[0181] 第一 1C块和第二1C块可W在相同的1C管巧上，并且该计算机可读介质可W包括 指令，使得处理器配置1C管巧，W向第二1C块提供来自第一 1C块的编程的配置寄存器值、 W及默认的配置寄存器值中可选择的一个。
[0182] 第一 1C块和第二1C块可W在相同的1C管巧上，并且该计算机可读介质可W包括 指令，使得处理器配置第一 1C块，W向第二1C块提供预先确定的互补逻辑状态中的至少一 个作为预先确定的补偿值，用来补偿由1C管巧的一个或多个1C块带来的工艺角变化和随 机变化中的一个或多个。
[0183] 1C管巧可W包括内部总线，并且该计算机可读介质可W包括指令，使得处理器通 过内部总线配置第二1C块，评估第二1C块相应的输出参数，基于该评估选择预先确定的 值。