栅极驱动电路单元、栅极驱动电路及显示器的制作方法

专利名称：栅极驱动电路单元、栅极驱动电路及显示器的制作方法
技术领域：
本发明涉及一种显示器，尤其涉及一种显示器的双向栅极驱动电路単元及双向栅极驱动电路。
背景技术：
薄膜晶体管(TFT)平板显示(Flat Panel Display, FPD)技术是当今显示技术的主流。近年来，集成栅极驱动技术引起了 FH)产业界的广泛兴趣。这种将栅极驱动电路集成于显示基板(如玻璃)上的方法，可以减少外围驱动芯片的数量及其压封エ序，使得FPD的成本降低，同时可以使得质量轻、厚度薄且外观対称的窄边框面板得以实现，显示模组更为紧凑、可靠；有利于简化源极驱动电路的设计，提高显示面板的分辨率、増加实现柔性显 示面板的可能性。通常，集成栅极驱动电路技术采用单向栅极驱动电路，即栅极扫描脉冲只能顺次从小序号的栅极线传递到大序号的栅极线，或者是栅极扫描脉冲顺次从大序号的栅极线传递到小序号的栅极线，从而图像数据逐行地传递到顺次被开启的诸行像素中。而双向栅极驱动电路则具有两种工作模式，不仅能够顺次将栅极扫描脉冲从小序号的栅极线传递到大序号的栅极线，而且能够顺次将栅极扫描脉冲从大序号的栅极线传递到小序号的栅极线。因此，双向栅极驱动电路具有如下优势一方面可以根据需要来灵活地改变扫描线的扫描顺序来实现图像的180度镜像，从而增强用户的操作好感度；另一方面，还可以使得显示模组的外围配置更加灵活。为了实现双向栅极驱动电路，目前的文献中大多采用两套扫描电路，并通过控制信号来确定扫描方向正向扫描或者反向扫描。例如，常规的双向栅极驱动电路中的ー套扫描电路被激活而处于正向扫描时，另ー套扫描电路则停止工作；反之亦然。所以这种传统的双向栅极驱动电路存在大量的冗余晶体管，电路的规模较大，占据的版图面积很大。另一方面，高分辨率、窄边框的显示器要求集成栅极驱动电路更精简、占用面积更少。因此常规的双向栅极驱动电路不适用于高分辨率、窄边框的显示应用中。此外，常用的TFT，例如非晶硅TFT、氧化物TFT等，在长时间工作后，其电学性能会退化，例如阈值电压发生漂移，所以，常规的双向栅极驱动电路的寿命较短。因此，如何在较少晶体管的情况下有效的实现栅极驱动电路的双向扫描功能是ー个亟待解决的问题。

发明内容
本发明要解决的主要技术问题是，提供一种结构精简的双向栅极驱动电路単元。根据本发明的第一个方面，提供一种双向栅极驱动电路単元，包括输入模块、驱动模块、低电平维持模块、正向扫描控制信号输入端、反向扫描控制信号输入端和信号输出端，所述正向扫描控制信号输入端用于输入正向扫描控制信号，所述反向扫描控制信号输入端用于输入反向扫描控制信号；所述信号输出端用于输出栅极扫描信号。
所述驱动模块的控制端耦合到第一控制节点，输入端用于输入第一时钟信号，输出端耦合到信号输出端，所述驱动模块在第一控制节点的控制下，将第一时钟信号施加到信号输出端。所述输入模块包括第一开关模块和第二开关模块，所述第一开关模块包括第一信号输入端和第二信号输入端，所述第一信号输入端用于接收输入的第一脉冲信号，所述第ニ信号输入端耦合到正向扫描控制信号输入端，所述第二开关模块包括第三信号输入端和第四信号输入端，所述第三信号输入端用于接收第二脉冲信号，所述第四信号输入端耦合到反向扫描控制信号输入端，所述第一开关模块的输出端与第二开关模块的输出端分别连接到第一控制节点Q，对第一控制节点进行充电或放电，以控制驱动模块的开启或关断；所述正向扫描控制信号、反向扫描控制信号、第一脉冲信号、第二脉冲信号和第一时钟信号被配置为正向扫描时，所述正向扫描控制信号为高电平，所述反向扫描控制信号为低电平，所述第一脉冲信号到来时，所述第一时钟信号为低电平，当所述第一脉冲信号变为低电 平T/3时间后，所述第一时钟信号变为高电平，所述第二脉冲信号滞后所述第一脉冲信号4T/3的时间；反向扫描时，所述反向扫描控制信号为高电平，所述正向扫描时钟控制信号为低电平，所述第二脉冲信号到来时，所述第一时钟信号为低电平，当所述第二脉冲信号变为低电平T/3时间后，所述第一时钟信号变为高电平，所述第一脉冲信号滞后所述第二脉冲信号4T/3的时间；所述第一时钟信号是周期为T、占空比为33%的时钟信号，第一脉冲信号和第二脉冲信号的脉宽均为T/3，其中T>0。所述低电平維持模块将第一控制节点和信号输出端稳定在低电平，当第一控制节点被放电后，所述低电平維持模块将第一控制节点和信号输出端耦合到低电平直到下次第一控制节点被充电。所述第一脉冲信号和第二脉冲信号的周期与帧扫描周期相同。根据本发明的另一方面，本发明还公开了ー种栅极驱动电路，包括N级级联的栅极驱动电路单元，至少ー个所述栅极驱动电路单元为如上所述的栅极驱动电路单元，第n级栅极驱动电路单元的第一信号输入端耦合到第n-2级栅极驱动电路的信号输出端，第n级的栅极驱动电路单元的第三信号输入端耦合到第n+2级驱动电路单元的信号输出端，其中N为大于0的整数，n为大于0且小于N的整数。此外，本发明还公开了ー种显示器，包括显示面板，所述显示面板上制作有第一方向的栅极线和第二方向的数据线；如上所述的栅极驱动电路，所述栅极驱动电路中栅极驱动单元的信号输出端耦合到与其对应的栅极线。本申请的有益效果体现在通过复用双向栅极驱动电路単元的输入模块、驱动模块、低电平维持模块，即正向扫描或者反向扫描都采用相同的电路模块，从而在正向或者反向扫描模式下，电路模块的利用率为100%。并且通过时序的配合，利用单个驱动管(第三晶体管T3)即可实现输出信号的上拉和下拉，无需设置输出信号的下拉管，进ー步減少了双向栅极驱动电路单元的晶体管数目，采用较少的晶体管即实现了栅极驱动电路的双向扫描功倉^:。


图I示例性地描述了本发明实施例一的栅极驱动单元电路图2示例性地描述了图I所示的栅极驱动单元电路的正向(图2a)和反向(图2b)扫描时序图；图3示例性地描述了由实施例一中的栅极驱动电路单元构成的栅极驱动电路框图；图4示例性地描述了图3所示的栅极驱动电路正向(图4a)和反向(图4b)扫描时序图；图5示例性地描述了本发明实施例ニ的栅极驱动单元电路；图6示例性地描述了图5所示的栅极驱动单元电路正向(图6a)和反向(图6b)扫描时序图；
图7示例性地描述了由实施例ニ中的栅极驱动电路单元构成的栅极驱动电路框图；图8示例性地描述了图I所示的栅极驱动电路正向(图8a)和反向(图8b)扫描时序图；图9示例性地描述了本发明实施例三的栅极驱动单元电路；图10示例性地描述了图9所示的栅极驱动单元电路正向(图IOa)和反向(图IOb)扫描时序图；图11示例性地描述了由实施例三中的栅极驱动电路单元构成的栅极驱动电路框图；图12示例性地描述了图11所示的栅极驱动电路正向(图12a)和反向(图12b)扫描时序图。
具体实施例方式为使本发明的发明目的、技术方案和优点更加清楚，下面通过具体实施方式
结合附图对本发明作进ー步详细说明。首先对ー些术语进行说明以液晶显示面板(Liquid Crystal Display, LCD)为例，LCD面板由ニ维像素矩阵，以及与每个像素阵列相连的第一方向的多条数据线和第二方向的多条栅极扫描线构成。LCD面板的驱动电路包括栅极驱动电路和源极驱动电路。栅极驱动电路产生多个扫描脉冲信号，这些扫描脉冲信号依次从小序号数的栅极扫描线施加至大序号数的栅极扫描线，称为栅极驱动电路的正向扫描；这些扫描脉冲信号从大序号数的栅极扫描线施加至小序号数的栅极扫描线，称为栅极驱动电路的反向扫描。栅极驱动电路在控制电路的控制下可以选择进行正向扫描或者反向扫描，称为栅极驱动电路的双向扫描。源极驱动电路用于在栅极扫描信号施加至栅极扫描线的同时将源极信号施加至数据线，以实现Fro上图像的显示。本申请实施例实现双向扫描栅极驱动电路的发明构思是(I)复用双向栅极驱动电路単元的驱动模块、低电平维持模块，即正向扫描或者反向扫描都采用相同的驱动模块、低电平维持模块；输入模块在控制信号作用下，接受正向扫描输入信号或者反向扫描输入信号。从而，在正向或者反向扫描模式下，电路模块的利用率都是100%，采用较少的晶体管即实现了双向扫描功能。(2)有效利用正向扫描控制信号以及反向扫描控制信号的配合，可以让维持低电平稳定作用的下拉管负偏压，从而使得在长时间工作以后，下拉管的阈值电压漂移得以恢复，这可以增强栅极驱动电路的稳定性、延长栅极驱动电路的寿命。此外，本申请中的晶体管可以为双极型晶体管或场效应晶体管。当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一端可以为双极型晶体管的集电极或发射极，对应的第二端可以为双极型晶体管的发射极或集电极；当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一端可以为场效应晶体管的漏极或源极，对应的第二端可以为场效应晶体管的源极或漏极。显示装置中的晶体管通常为薄膜晶体管(TFT)，此种情况下晶体管的控制极是指薄膜晶体管的栅极，第一端和第二端分别指薄膜晶体管的漏极和源极。
下面以晶体管为场效应晶体管为例详细说明栅极驱动单元。实施例一如图I所示，为本发明的一种栅极驱动单元电路图，包括输入模块11、驱动模块13、低电平维持模块12、正向扫描控制信号输入端Vdf、反向扫描控制信号输入端Vdb和信号输出端V。。正向扫描控制信号输入端Vdf用于输入正向扫描控制信号；反向扫描控制信号输入端Vdb用于输入反向扫描控制信号；信号输出端V。用于输出栅极扫描信号。输入模块11包括第一开关模块111和第二开关模块112,第一开关模块111包括第一信号输入端，第二信号输入端和晶体管T1，第一信号输入端连接第一晶体管T1的栅极，用于接收输入第一脉冲信号V11 (以下简称为第一脉冲信号V11或者第一信号输入端V11),第ニ信号输入端耦合到正向扫描控制信号输入端Vdf并连接第一晶体管T1的第一端(例如漏扱)，用于接收正向扫描控制信号Vdf，第一开关模块111的输出端连接第一晶体管T1的第二端(例如源扱)，第一晶体管T1的第二端(例如源扱)耦合到第一控制节点Q ;第二开关模块112包括第三信号输入端，第四信号输入端和第二晶体管T2，第三信号输入端连接第一晶体管T2的栅极，用于接收第二脉冲信号V12 (以下简称为第二脉冲信号V12或者第三信号输入端VI2)，第四信号输入端耦合到反向扫描控制信号输入端Vdb并连接第一晶体管T2的第一端(例如漏扱)，用于接收反向扫描控制信号Vdb，第二晶体管T2的第二端(例如源扱)耦合到第一控制节点Q，第一开关模块111的输出端与第二开关模块112的输出端相连，对第一控制节点Q进行充电或放电，以控制驱动模块13的开启或关断。驱动模块13的控制端稱合到第一控制节点Q，输入端用于输入第一时钟信号
输出端耦合到信号输出端V。，驱动模块13在第一控制节点Q的控制下，将第一时钟信号Va施加到信号输出端V。；本实施例中，驱动模块13可以包括第三晶体管T3和第一电容C1,第三晶体管T3的第一端(例如漏扱)连接第一时钟信号Va输入端，栅极连接第一控制节点Q，第二端(例如源扱)连接信号输出端V。，用于在被驱动电压开启后，当第一时钟信号Va的高电平到来时对信号输出端ロ V。充电，当第一时钟信号Va的低电平到来时拉下信号输出端ロ V。的电位；第ー电容C1连接在第三晶体管T3的栅极与信号输出端V。之间；第ー电容C1的主要作用是为了实现节点Q的自举。Q点在预充电阶段被充电到高电平Vh-Vt，此时第三晶体管T3被打开，但是由于第三晶体管T3的第一端(例如漏扱)连接的时钟信号Va为低电平，所以输出\为低电平ん第一电容C1被充电且两端电压差为VH-VT-\。在上拉阶段吋，Va跳变为高电平Vh，所以Vtj被逐渐充电到高电平，但是由于C1两端的电压不可以突变，所以Q点电位被自举到更高的电平2Vh-Vt-\，可以增强T3的驱动能力，使T3工作在线性区，将时钟信号\无阈值损失的传递到\。本实施例中的正向扫描控制信号、反向扫描控制信号、第一脉冲信号Vn、第二脉冲信号'2和第一时钟信号Va被配置为正向扫描时，正向扫描控制信号为高电平，反向扫描控制信号为低电平，第一脉冲信号V11到来时，第一时钟信号Va为低电平，当第一脉冲信号V11变为低电平T/3时间后,第一时钟信号Va变为高电平,第二脉冲信号V12滞后第一脉冲信号Vn4T/3的时间；反向扫描时，反向扫描控制信号为高电平，正向扫描时钟控制信号为低电平，第二脉冲信号V12到来时，第一时钟信号Va为低电平，当第二脉冲信号V12变为低电平T/3时间后，第一时钟信号Va变为高电平，第一脉冲信号V11滞后第二脉冲信号V124T/3的时间；第一时钟信号Va是周期为T、占空比为33%的时钟信号，第一脉冲信号V11和第二脉冲信号V12的脉宽均为T/3,其中T>0 ;第一脉冲信号V11和第二脉冲信号V12的周期与巾贞扫描周期相同，帧扫描周期为栅极驱动电路扫描ー个周期的时间。低电平维持模块12将第一控制节点Q和信号输出端V。稳定在低电平。当第一控制节点Q被放电后，所述低电平維持模块12将第一控制节点Q与信号输出端V。耦合到低 电平直到下次第一控制节点Q被充电。本实施例中，低电平维持模块12包括第十四晶体管T14、第十五晶体管T15、第十六晶体管T16、第十七晶体管T17、第十八晶体管T18、第一电压源Vss及第ニ电压源VDD，其中第十四晶体管T14的第一端(例如漏扱)与栅极连接到第二电压源Vdd上，第十四晶体管T14的第二端(例如源扱)与第十七晶体管T17的第一端(例如漏扱)耦合到第二控制节点Qb ;第十五晶体管T15的第一端(例如漏扱)连接信号输出端V。，第十五晶体管T15的栅极连接第四晶体管T14的第二端(例如源扱)，第十五晶体管T15的第二端(例如源扱)连接第一电压源Vss ;第十六晶体管T16的第一端(例如漏扱)连接到第一控制节点Q，第十六晶体管T16的栅极连接第十四晶体管T14的第二端(例如源扱)，第十六晶体管T16的第二端(例如源扱)连接第一电压源Vss ;第十七晶体管T17的栅极连接第一控制节点Q，第十七晶体管T17的第二端(例如源扱)连接第一电压源Vss ;第十八晶体管T18的第一端连接第一控制节点Q，第十八晶体管T18的栅极连接第一时钟信号Va输入端，第十八晶体管T18的第二端连接信号输出端V。，第一电压源Vss为低电平，第二电压源Vdd为高电平。设高电平为Vh，低电平为如图2所示为本实施例中栅极驱动电路单元的时序图，本实施例中，栅极驱动单元的时钟信号满足以下条件第一时钟信号Va是占空比为33%的时钟信号，第一脉冲信号V11和第二脉冲信号V12的脉宽均为第一时钟信号Va周期的1/3，第二脉冲信号滞后第一脉冲信号V11的4/3个周期的时间。第一电压源Vss为低电平I第二电压源Vdd为高于第一电压源Vss电位的高电平VH。如图2所示，描述了图I所示的栅极驱动单元电路的正向(图2a)和反向(图2b)扫描时序图，上述栅极驱动电路单元的正向扫描(图2a)和反向扫描(图2b)的工作过程均分为四个阶段预充阶段(U、上拉阶段(t2)、下拉阶段(t3、t4)以及低电平维持阶段(t5)。对于此电路单元，低电平维持阶段t5的起点是t4的终点，t5的终点则是下ー巾贞时间内同样时序的图2中h的起点。下面具体说明这四个阶段的工作过程正向扫描
(I)预充电阶段h在预充电阶段，正向扫描控制信号Vdf、第一输入信号V11均为高电平,所以第一晶体管T1开启，节点Q的电位逐渐上升，当节点Q的电位高于第三晶体管T3的阈值电压Vt的时候，第三晶体管T3被打开。因为第一时钟信号Va为低电平，所以输出信号I保持为低电平。预充电结束时刻，节点Q的电位达到VH-VT。(2)上拉阶段(t2)上拉阶段时，第一输入信号V11为低电平，第一晶体管T1关断，Q节点悬浮，第三晶体管T3保持为开启状态。时钟信号Va变为高电平，并通过第三晶体管T3给负载提供充电电流，输出信号I逐渐上升到VH。由于第三晶体管T3的第一端(例如漏扱)生电容Ces和电容C1中存有电荷，电容两端的电压不能突变，所以节点Q的电位会随着输出信号\同时上升，最终达到2VH-VT-\。在上拉阶段，第三晶体管T3工作于线性导通区，所以时钟信号Va的高电平可以无阈值损失地传递到输出接ロ \。·(3)下拉阶段(t3、t4)下拉阶段包含两个连续的过程，第一个过程t3是对输出接ロ Vtj的放电。时钟信号Va变为低电平，而第三晶体管T3保持开启状态，所以输出信号V。的电位通过第三晶体管T3下拉到低电平。下拉阶段的第二个过程t4是对节点Q的放电。第二输入信号V12变为高电平，反向扫描信号Vdb为低电平，所以第二晶体管T2开启，节点Q的存储电荷通过第二晶体管T2释放，因此节点Q的电位降低。当节点Q的电位降低到Vt以下后，第三晶体管T3关断。节点Q上存储的电荷必须在时钟信号Va的低电平期间彻底释放，否则，第三晶体管T3仍然处于开启状态,从而信号输出接ロ \的低电平状态在时钟信号Va下ー个周期的高电平作用下被破坏。(4)低电平维持阶段(t5)在低电平维持阶段t5，第十四晶体管T14将Qb充电到高电平，从而第十五晶体管T15和第十六晶体管T16开启，将节点Q和信号输出节点Vtj稳定在第一电压源Vss的低电平。此夕卜，第十八晶体管T18也起到維持控制节点Q为低电平的作用，由于控制节点Q上的电压跳变主要是由第三晶体管T3的栅极-漏极寄生电容Cai引起的。而控制节点Q上电压跳变量主要是由第三晶体管T3的栅极-漏极寄生电容Cai与控制节点Q上电容的比率而决定的。当第一时钟信号\变为高电平时，第十五晶体管T15开启，因此控制节点Q被耦合到信号输出端ロ I。注意到信号输出端ロ Vtj被耦合到较大的负载电容4，因此寄生电容Cai与控制节点Q上电容的比率被极大地減少，这样能够较好地稳定控制节点Q上的电位。本实施例中，反向扫描的上拉阶段(t2)、下拉阶段(t3)、下拉阶段(t4)、低电平维持阶段(t5)工作过程与正向扫描的工作过程类似，这里不再重述，不同之处在于预充阶段h，在预充电阶段，因为反向扫描控制信号Vdb和第三输入信号V12为高电平，所以第二晶体管T2开启，节点Q的电位逐渐上升；当节点Q的电位高于第三晶体管T3的阈值电压Vt的时候,第三晶体管T3被打开。因为第一时钟信号\为低电平，所以输出信号V0保持为低电平。预充电结束时刻，节点Q的电位达到VH-VT。放电阶段t4,正向扫描信号Vdf为低电平，第一输入信号V11变为高电平,所以第一晶体管T1开启，节点Q的存储电荷通过第一晶体管T1释放，因此节点Q的电位降低。当节点Q的电位降低到Vt以下后，第三晶体管T3关断。图3示例性的描述了本发明的ー种栅极驱动电路，此栅极驱动电路由N级图I所示的双向栅极驱动电路単元级联而成。该栅极驱动电路包括第一时钟信号线CK1、第二时钟信号线CK2、第三时钟信号线CK3,第一电压源信号线Vss1'第二电压源信号线VDD2、正向扫描控制信号线Vddf、反向扫描控制信号线VDDB，以及如上本实施例中的多级级联的栅极驱动电路単元。其中，第n级栅极驱动电路单元的第一信号输入端V11与第n-2级栅极驱动电路的输出信号端V。连接，第n级栅极驱动电路单元的第三信号输入端V12与第n+2级栅极驱动电路的输出信号端\连接(n、N为自然数，且n〈N);所有栅极驱动电路単元中，正向扫描控制信号输入端Vdf与正向扫描信号线Vddf连接；所有栅极驱动电路単元中的反向扫描控制信号输入端Vdb与反向扫描信号线Vddb连接；所有栅极驱动电路単元中的第一电压源信号端Vss与第一电压源信号线Vss1连接；所有栅极驱动电路単元中的第二电压源信号端Vdd与第二电压源信号线Vdd2连接；所有 栅极驱动电路単元中的第一时钟信号输入端Va依次并循环连接第一时钟信号线CK1、第二时钟信号线CK2、第三时钟信号线CK3。第一时钟信号线CK1、第二时钟信号线CK2和第三时钟信号线CK3的三相时钟信号周期相同，且占空比均为33%。图3所示栅极驱动电路的时序图分别如图4a (正向扫描)和图4b (反向扫描)所示。图4中的时序图包括三相时钟信号CK1.CK2XK3、正向扫描控制信号Vddf、反向扫描控制信号Vddb、第一电压源信号线输出的电压Vss1'第二电压源信号线输出的电压VDD2、第n级输出信号V1V第n+1输出信号Vn+1Q、第n+2级输出信号Vn+2。、第n+3级输出信号Vn+3。，其中三相时钟信号周期均为T，占空比均为33%。正向扫描时，正向扫描控制信号Vddf为高电平Vh，反向扫描控制信号Vddb为低电平时钟信号CK1比时钟信号CK2超前T/3的时间，时钟信号CK1比时钟信号CK3超前2T/3的时间；反向扫描时，反向扫描控制信号Vddb为高电平Vh，正向扫描控制信号Vddf为低电平\，时钟信号CK1比时钟信号CK2滞后T/3的时间，时钟信号CK1比时钟信号CK3滞后2T/3的时间。第一电压源信号线输出的电压Vss1为低电平Vlj,第二电压源信号线输出的电压Vdd2为高电平VH。本实施例通过复用栅极驱动电路単元的驱动模块、低电平维持模块，即正向扫描或者反向扫描都采用相同的驱动模块、低电平维持模块，输入模块在控制信号作用下，接受正向扫描输入信号或者反向扫描输入信号。从而在正向或者反向扫描模式下，电路模块的利用率都是100%，采用较少的晶体管(本实施例中仅有8个晶体管)即实现了双向扫描功能。并且通过时序的配合，利用单个驱动管(第三晶体管T3)即可实现输出信号的上拉和下拉，无需设置输出信号的下拉管，进ー步減少了双向栅极驱动电路単元的晶体管数目。此外由于驱动管的尺寸通常比较大，即驱动能力比较强，所以输出信号的下降时间也可以大大减小。实施例ニ 本实施例中栅极驱动电路単元的电路图如图5所示，包括输入模块51、驱动模块53、低电平维持模块52、正向扫描控制信号输入端Vdf、反向扫描控制信号输入端Vdb和信号输出端V。。输入模块51 (包括第一开关模块511和第二开关模块512)和驱动模块53可以与实施例I中的输入模块11、驱动模块13相同。正向扫描控制信号输入端Vdf用于输入正向扫描控制信号；反向扫描控制信号输入端Vdb用于输入反向扫描控制信号；信号输出端V。用于输出栅极扫描信号。本实施例中,低电平维持模块52将到第一控制节点Q和信号输出端V。稳定在低电平。当第一控制节点Q被放电后，低电平维持模块52将第一控制节点Q和信号输出端V。耦合到低电平直到下次第一控制节点Q被充电。低电平维持模块52包括第二十四晶体管T24、第二十五晶体管T25、第二十六晶体管T26、第二十七晶体管T27、第二十八晶体管T28以及第二电容C2，其中第二电容C2连接在驱动模块53的第一时钟信号输入端Va与第二十五晶体管T25的第一端(例如漏扱)之间；第二十四晶体管T24的第一端(例如漏扱)连接第三晶体管T3的栅极，第二十四晶体管T24的栅极连接第一时钟信号Va输入端，第二十四晶体管T24的第二端(例如源扱)连接信号输出端V。；第二十五晶体管T25的栅极连接信号输出端V。，第二十五晶体管T25的第二端(例如源扱)连接第一电压源；第二十六晶体管T26的第一端(例如漏扱)连接信号输出端V。，第二十六晶体管T26的栅极连接第二十五晶体管T25的第一端(例如漏扱)，第二十六晶体管T26的第二端(例如源扱)连接第一电压源Vss ;第二十七晶体管T27的第一端(例如漏扱)连接信号输出端V。，第二十七晶体管T27的栅极连接第二时钟信号 Vb输入端，第二十七晶体管T27的第二端(例如源扱)连接第一电压源Vss;第二十八晶体管T28的第一端(例如漏扱)连接信号输出端V。，第二十八晶体管T28的栅极连接第三时钟信号Vc输入端，第二十八晶体管T28的第二端(例如源扱)连接第一电压源Vss ;第一时钟信号VA、第二时钟信号Vb和第三时钟信号V。为周期和占空比均相同的时钟信号，第一电压源的电位Vss为低电平。本实施例中的正向扫描控制信号、反向扫描控制信号、第一脉冲信号、第二脉冲信号以及三向时钟信号被配置为正向扫描时，正向扫描控制信号为高电平，反向扫描控制信号为低电平，第一脉冲信号V11到来时，第一时钟信号Va为低电平，当第一脉冲信号V11变为低电平T/3时间后，第一时钟信号Va变为高电平，第二脉冲信号V12滞后所述第一脉冲信号Vn4T/3的时间，第二时钟信号Vb、第三时钟信号V。分别滞后第一时钟信号VaT/3、2T/3的时间；反向扫描时，反向扫描控制信号为高电平，正向扫描时钟控制信号为低电平，第二脉冲信号V12到来时,第一时钟信号Va为低电平，当第二脉冲信号V12变为低电平T/3时间后,第ー时钟信号Va变为高电平，第一脉冲信号V11滞后第二脉冲信号4T/3的时间，第二时钟信号Vb、第三时钟信号V。分别超前第一时钟信号VaT/3、2T/3的时间；第一时钟信号Va、第二时钟信号Vb、第三时钟信号V。均是周期为T、占空比为33%的时钟信号，第一脉冲信号V11和第二脉冲信号Vb的脉宽均为T/3,其中T>0,第一电压源Vss的电位为低电平。本实施例中如图5所示的栅极驱动电路单元的正向扫描与反向扫描时序图6(a)、图6(b)的工作过程与实施I中图I所示栅极驱动电路単元的时序图2所示的工作过程相似，也分为四个阶段预充阶段(U、上拉阶段(t2)、下拉阶段(t3、t4)以及低电平维持阶段(t5)，这里不再重述。这里定义第二十五晶体管T25的第一端与第六晶体管T26的栅极的连接点为Qb节点。其中，在低电平维持阶段t5中，本实施例在第一时钟信号Va为高电平时，通过第二电容C2将第一时钟信号Va耦合到Qb节点，第二十六晶体管T26开启，将输出信号\下拉到第一电压源Vss的低电平，同时第一时钟信号Va为高电平时，第二十四晶体管T24开启，将节点Q的电位耦合到信号输出端I的低电位。当第二时钟信号Vb为高电平时，第二十七晶体管T27开启，将输出节点\下拉到第一电压源Vss的低电位。当第三时钟信号V。为高电平时，第二十八晶体管T28开启，将输出节点Vtj下拉到第一电压源Vss的低电位。 图7示例性的描述了本发明的ー种栅极驱动电路，此栅极驱动电路由N级图5所示的双向栅极驱动电路単元级联而成。该栅极驱动电路包括第一时钟信号线CK1、第二时钟信号线CK2、第三时钟信号线CK3，第一电压源信号线Vss1.正向扫描控制信号线Vddf、反向扫描控制信号线Vddb，以及如上的本实施例中多级级联的栅极驱动电路単元，其中，第n级栅极驱动电路单元的第一信号输入端V11与第n-2级栅极驱动电路的输出信号端Vtj连接，第n级栅极驱动电路单元的第三输入信号端V12与第n+2级栅极驱动电路的输出信号端\连接(n、N为自然数，且n〈N);所有栅极驱动电路単元中，正向扫描控制信号输入端Vdf与正向扫描信号线Vddf连接；所有栅极驱动电路单元中的反向扫描控制信号输入端Vdb与反向扫描信号线Vddb连接；所有栅极驱动电路単元中的第一电压源信号端Vss与第一电压源信号线Vss1连接；所有栅极驱动电路単元中的第二电压源信号端Vdd与第二电压源信号线Vdd2连接；所有栅极驱动电路単元中的第一时钟信号输入端Va依次并循环连接第一时钟信号线CK1、第ニ时钟信号线CK2、第三时钟信号线CK3 ;所有栅极驱动电路単元中的第二时钟信号输入端Vb依次并循环连接第二时钟信号线CK2、第三时钟信号线CK3、第一时钟信号线CK1 ;所有柵 极驱动电路单元中的第三时钟信号输入端\依次并循环连接第三时钟信号线CK3、第一时钟信号线CK1、第二时钟信号线CK2。第一时钟信号线CK1、第二时钟信号线CK2和第三时钟信号线CK3的三相时钟信号周期相同，且占空比均为33%。 图7所示双向栅极驱动电路的时序图分别如图8a(正向扫描)和图8b (反向扫描)所不。时序图包括三相时钟信号(CKpCKpCKj、正向扫描控制信号Vddf、反向扫描控制信号vddb、第一电压源信号线输出的电压I1、第n级输出信号Vn。、第n+1输出信号Vn+1。、第n+2级输出信号Vn+2。、第n+3级输出信号Vn+3。，其中三相时钟信号周期均为T，占空比均为33%。正向扫描时，正向扫描控制信号Vddf为高电平Vh,反向扫描信号Vddb为低电平时钟信号CKi比时钟信号CK2超前T/3的时间，时钟信号CK1比时钟信号CK3超前2T/3的时间。反向扫描时，反向扫描控制信号Vddb为高电平Vh,正向扫描控制信号Vddf为低电平\，时钟信号CKi比时钟信号CK2滞后T/3的时间，时钟信号CK1比时钟信号CK3滞后2T/3的时间。第一电压源信号线输出的电压Vss1为低电平\。本实施例中，使用较少的晶体管实现了栅极驱动电路的双向扫描功能。此外，低电平维持模块53采用三个晶体管(T26、T27, T28)在三个时钟信号的控制下交替将输出信号100%地稳定在第一电压源Vss的低电平，三个晶体管的柵-源偏压是占空比为33%的交流时钟信号，因此低电平維持模块53中的TFT器件阈值电压漂移较小，电路寿命相对较长。实施例三本实施例中栅极驱动电路単元电路图如图9所示包括输入模块91、驱动模块93、低电平维持模块92、正向扫描控制信号输入端Vdf、反向扫描控制信号输入端Vdb和信号输出端V。。输入模块91 (包括第一开关模块511和第二开关模块512)和驱动模块93可以与实施例I中的输入模块11、驱动模块13相同。正向扫描控制信号输入端(Vdf)用于输入正向扫描控制信号；反向扫描控制信号输入端(Vdb)用于输入反向扫描控制信号；信号输出端(V。)用于输出栅极扫描信号；本实施例中的正向扫描控制信号、反向扫描控制信号、第一脉冲信号Vn、第二脉冲信号V12以及第ー时钟信号\的配置方式与实施例I中的配置方式相同。
本实施例中，低电压维持模块92包括第一低电平维持模块M、第二低电平维持模块N和第四十五晶体管(T45),第一低电平维持模块M包括第三十四晶体管T34、第三十五晶体管T35、第三十六晶体管T36、第三十七晶体管T37和第三十八晶体管T38,第二低电平维持模块N包括第三十九晶体管T39、第四十晶体管T4tl、第四十一晶体管T41、第四十ニ晶体管T42、第四十三晶体管T43，其中第三十四晶体管T34的第一端(例如漏扱)和第二端(例如源扱)耦合到正向扫描控制信号输入端Vdf，第二端(例如源扱)连接第三十七晶体管T37的第一端(例如漏扱);第三十五晶体管T35的第一端(例如漏扱)耦合到第一控制节点Q，第三十五晶体管T35的栅极连接第三十四晶体管T34的第二端(例如源扱)，第三十五晶体管T35的第二端(例如源扱)耦合到反向扫描控制信号输入端Vdb ;第三十六晶体管T36的第一端(例如漏扱)连接信号输出端V。，第三十六晶体管T36的栅极连接第三十四晶体管T34的第二端(例如源扱)，第三十六晶体管T36的第二端(例如源扱)耦合到反向扫描控制信号输入端Vdb ;第三十七晶体管T37的栅极耦合到第一控制节点Q，第三十七晶体管T37的第二端(例如源扱)耦合到反向扫描控制信号输入端Vdb ;第三十八晶体管T38的第一端(例如漏扱)连接第三十四晶体管T34的第二端(例如源扱)，第三十八晶体管T38的栅极耦合到反向扫描控制信号输入端Vdb，第三十八晶体管T38的第二端(例如源扱)连接第三电源电压Va ;第三十九晶体管T39的第一·端(例如漏扱)和控制极耦合到反向扫描控制信号输入端Vdb，第三十九晶体管T39的第二端(例如源扱)连接第四十晶体管T4tl的第一端(例如漏扱);第四十一晶体管T41的第一端(例如漏扱)耦合到第一控制节点Q，第四十一晶体管T41的栅极连接第三十九晶体管T39的第二端(例如源扱)，第四十一晶体管T41的第二端(例如源扱)耦合到正向扫描控制信号输入端Vdf;第四十ニ晶体管T42的第一端(例如漏扱)连接到信号输出端V。，第四十ニ晶体管T42的栅极连接第三十九晶体管T39的第二端(例如源扱)，第四十ニ晶体管T42的第二端(例如源扱)耦合到正向扫描控制信号输入端Vdf ;第四十晶体管T4tl的栅极耦合到第一控制节点Q，第四十晶体管T4tl的第二端(例如源扱)耦合到正向扫描控制信号输入端Vdf ;第四十三晶体管T43的第一端(例如漏扱)连接第三十九晶体管T39的第二端(例如源扱)，第四十三晶体管T43的栅极耦合到正向扫描控制信号输入端Vdf，第四十三晶体管T43的第二端(例如源扱)连接第三电压源Va ;第四十五晶体管T45的第一端(例如漏扱)连接第一控制节点Q，第四十五晶体管T45的栅极连接第一时钟信号输入端(VA)，第四十五晶体管T45的第二端(例如源扱)连接信号输出端V。；第三电压源Va的电位为低电平。本实施例中如图9所示的驱动电路单元的正向扫描与反向扫描时序图10 (a)、图10(b)的工作过程与实施I中图I所示驱动电路单元的时序图2所示的工作过程相似，也分为四个阶段预充阶段匕)、上拉阶段(t2)、下拉阶段(t3、t4)以及低电平维持阶段(t5)，这里不再重述。这里定义第三十四晶体管T34的第二端(例如源扱)与第三十七晶体管T37第一端(例如漏扱)的连接点为Qbi节点，第三十九晶体管T39的第二端(例如源扱)与第四十晶体管T4tl的第一端(例如漏极)的连接点为Qb2节点。其中，低电平维持阶段t5中，正向扫描时，第一低电平维持模块M工作于低电平维持状态，正向扫描控制信号Vdf为高电平，通过第三十四晶体管T34将节点Qbi充电到高电平，第三十五晶体管T35和第三十六晶体管T36开启，将Q节点和输出信号节点V。稳定在反向扫描控制信号Vdb的低电平；第二低电平维持模块N工作于阈值电压恢复状态，正向扫描控制信号Vdf为高电平，所以第四十三晶体管T43开启，将节点Qb2下拉到第三电压源ん的低电平Vs,由于第四十一晶体管T41和第四十ニ晶体管T42的漏极是低电位ん，栅极电位为Vs，源极电位是VH，VS〈ん<VH，所以第四十一晶体管T41和第四十ニ晶体管T42工作于反偏状态，阈值电压可以恢复。低电平维持阶段t5中，反向扫描时,第一低电平维持模块M工作于阈值电压恢复状态，第二低电平维持模块N工作于低电平维持状态，工作过程与正向扫描时类似，这里不再重述。图11示例性的描述了本发明的ー种驱动电路，此驱动电路由N级图9所示的双向驱动电路单元级联而成。该栅极驱动电路包括第一时钟信号线CK1、第二时钟信号线CK2、第三时钟信号线CK3,第一电压源信号线Vss3、正向扫描控制信号线Vddf、反向扫描控制信号线Vddb以及如上所述本实施例中多级级联的栅极驱动电路単元，其中，第n级栅极驱动电路单元的第一信号输入端V11与第n-2级栅极驱动电路的输出信号端Vtj连接，第n级栅极驱动电路单元的第三输入信号端V12与第n+2级栅极驱动电路的输出信号端Vtj连接(n、N为自然数，且n〈N);所 有栅极驱动电路単元中，正向扫描控制信号输入端Vdf与正向扫描信号线Vddf连接；所有栅极驱动电路单元中的反向扫描控制信号输入端Vdb与反向扫描信号线Vddb连接；所有栅极驱动电路单元中的第三电压源信号端Va与第三电压源信号线Vss3连接；所有栅极驱动电路单元中的第一时钟信号输入端\依次并循环连接第一时钟信号线CK1、第二时钟信号线CK2、第三时钟信号线CK3。第一时钟信号线CK1、第二时钟信号线CK2和第三时钟信号线CK3的三相时钟信号周期相同，且占空比均为33%。图10所示双向栅极驱动电路的时序图分别如图Ila(正向扫描)和图Ilb (反向扫描)所不。时序图包括三相时钟信号CK1XK2XK3、正向扫描控制信号Vddf、反向扫描控制信号Vddb、第三电压源信号线输出的电压Vss3、第n级输出信号V1V第n+1输出信号V11'、第n+2级输出信号Vn'、第n+3级输出信号Vn'，其中CK1. CK2, CK3三相时钟信号周期均为T，占空比均为33%。正向扫描时，正向扫描控制信号Vddf为高电平Vh，反向扫描信号Vddb为低电平\，时钟信号CK1比时钟信号CK2超前T/3的时间，时钟信号CK1比时钟信号CK3超前2T/3的时间。反向扫描时，反向扫描控制信号Vddb为高电平Vh,正向扫描控制信号为低电平Vl,时钟信号CK1比时钟信号CK2滞后T/3的时间，时钟信号CK1比时钟信号CK3滞后2T/3的时间，第三电压源信号线输出的电压Vss3为低电平Vs，且Vs〈\。本实施例中，低电平维持模块(93)的两个电路结构相同的子模块(M、N)在正、反向扫描控制信号的控制下，其中一模块与实施例一中的低电平维持模块相同，实现低电平维持功能，而另ー模块，将驱动模块控制端和输出信号稳定于低电平的两个下拉管处于反偏状态，阈值电压可以恢复，实现器件的阈值电压恢复功能。当扫描方向改变时，则两子模块的工作状态改变，即原先实现低电平维持功能的模块来实现器件阈值电压的恢复，原先用来实现器件阈值电压恢复的模块则来实现低电平维持功能。低电压维持模块的器件阈值电压漂移问题得到了改善，可以使电路长期稳定的工作。本发明中的栅极驱动单元和栅极驱动电路可以应用在各种显示器上，包括液晶显示器、有机发光显示器、电子纸显示器等，此显示器包括显示面板和如上所述各实施例中的栅极驱动电路，且显示面板上制作有第一方向的栅极线和第二方向的数据线，栅极驱动电路中栅极驱动単元的信号输出端耦合到与其对应的栅极线。以上各实施例中，双向栅极驱动电路可由非晶硅薄膜晶体管、多晶硅薄膜晶体管、氧化物薄膜晶体管，或者其它类型的薄膜晶体管构成。这种双向扫描的栅极驱动电路可以被集成在显示器上，与像素阵列一起完成。栅极驱动电路采用双边驱动，即显示面板上的像素的奇数行和偶数行的双向栅极驱动电路单元分别置于面板的两侧。这样的好处是，一方面可以方便级间输出信号的连线，另ー方面可以使液晶显示器的边框对称，更加纤细美观。以上内容是结合具体的优选实施方式对本发明所作的进ー步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在 不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护。
权利要求
1.一种栅极驱动单元，其特征在于，包括输入模块(11)、驱动模块(13)、低电平维持模块(12)、正向扫描控制信号输入端(Vdf)、反向扫描控制信号输入端(Vdb)和信号输出端(V0); 所述正向扫描控制信号输入端(Vdf)用于输入正向扫描控制信号； 所述反向扫描控制信号输入端(Vdb)用于输入反向扫描控制信号； 所述信号输出端(V。)用于输出栅极扫描信号； 所述驱动模块(13)的控制端耦合到第一控制节点(Q)，输入端用于输入第一时钟信号(Va)，输出端耦合到信号输出端(V。)，所述驱动模块(13)在第一控制节点(Q)的控制下，将第一时钟信号(Va)施加到信号输出端(V。)； 所述输入模块(11)包括第一开关模块(111)和第二开关模块(112)，所述第一开关模块(111)包括第一信号输入端和第二信号输入端，所述第一信号输入端用于接收输入的第ー脉冲信号(V11),所述第二信号输入端耦合到正向扫描控制信号输入端(Vdf);所述第二开关模块(112)包括第三信号输入端和第四信号输入端，所述第三信号输入端用于接收第二脉冲信号(V12)，所述第四信号输入端耦合到反向扫描控制信号输入端(Vdb)，所述第一开关模块(111)的输出端与第二开关模块(112)的输出端分别连接到第一控制节点(Q)，对第一控制节点(Q)进行充电或放电，以控制驱动模块(13)的开启或关断； 所述正向扫描控制信号、反向扫描控制信号、第一脉冲信号(V11)、第二脉冲信号(V12)和第一时钟信号(Va)被配置为正向扫描时，所述正向扫描控制信号为高电平，所述反向扫描控制信号为低电平，所述第一脉冲信号(V11)到来时，所述第一时钟信号(Va)为低电平，当所述第一脉冲信号(V11)变为低电平T/3时间后，所述第一时钟信号(Va)变为高电平，所述第二脉冲信号(V12)滞后所述第一脉冲信号(Vn)4T/3的时间；反向扫描时，所述反向扫描控制信号为高电平，所述正向扫描时钟控制信号为低电平，所述第二脉冲信号(V12)到来时，所述第一时钟信号(Va)为低电平，当所述第二脉冲信号(V12)变为低电平T/3时间后，所述第一时钟信号(Va)变为高电平，所述第一脉冲信号(V11)滞后所述第二脉冲信号(VI2)4T/3的时间；所述第一时钟信号(Va)是周期为T、占空比为33%的时钟信号，第一脉冲信号(V11)和第二脉冲信号(V12)的脉宽均为T/3，其中T>0 ； 所述低电平維持模块(12)将第一控制节点(Q)和信号输出端(V。)稳定在低电平，当第一控制节点(Q)被放电后，所述低电平維持模块(12)将第一控制节点(Q)和信号输出端(V。)耦合到低电平直到下次第一控制节点(Q)被充电。
2.如权利要求I所述的栅极驱动単元，其特征在于，所述第一开关模块(111)包括第一晶体管(T1),所述第一晶体管(T1)的控制极连接到第一信号输入端，用于接收输入的第一脉冲信号(V11),所述第一晶体管(T1)的第一端耦合到正向扫描控制信号输入端(Vdf)，第一晶体管(T1)的第二端耦合到第一控制节点(Q);所述第二开关模块(112)包括第二晶体管(T2),所述第二晶体管(T2)的控制极连接到第二信号输入端，用于接收第二脉冲信号(V12),第二晶体管(T2)的第一端耦合到反向扫描控制信号输入端(Vdb)，第二晶体管(T2)的第二端耦合到第一控制节点(Q)。
3.如权利要求I所述的栅极驱动単元，其特征在于，所述驱动模块包括第三晶体管(T3),所述第三晶体管(T3)的控制极连接所述第一控制节点(Q)，所述第三晶体管(T3)的第一端连接第一时钟信号(Va)输入端，用于输入第一时钟信号(Va)，第三晶体管(T3)的第二端耦合到信号输出端(V。)。
4.如权利要求3所述的栅极驱动単元，其特征在于，所述驱动模块还包括第一电容(C1),所述第一电容(C1)连接在所述第三晶体管(T3)的控制极和信号输出端(V。)之间。
5.如权利要求I所述的栅极驱动単元，其特征在于，所述低电平維持模块(12)包括第十四 晶体管(T14)、第十五晶体管(T15)、第十六晶体管(T16)、第十七晶体管(T17)、第十八晶体管(T18)、第一电压源(Vss)及第ニ电压源(Vdd)，其中所述第十四晶体管(T14)的第一端与控制极分别连接到第二电压源上(Vdd)，第十四晶体管(T14)的第二端耦合到所述第十七晶体管(T17)的第一端；所述第十五晶体管(T15)的第一端连接信号输出端(V。)，第十五晶体管(T15)的控制极连接所述第十四晶体管(T14)的第二端，第十五晶体管(T15)的第二端连接第一电压源(Vss);所述第十六晶体管(T16)的第一端连接到第一控制节点(Q)，第十六晶体管(T16)的控制极连接所述第十四晶体管(T14)的第二端，第十六晶体(T16)管的第二端连接第一电压源(Vss);所述第十七晶体管(T17)的控制极连接第一控制节点(Q)，第十七晶体管(T17)的第二端连接第一电压源(Vss);所述第十八晶体管(T18)的第一端连接第一控制节点(Q)，第十八晶体管(T18)的控制极连接第一时钟信号(Va)输入端，第十八晶体管(T18)的第ニ端连接信号输出端(V。)；所述第一电压源(Vss)为低电平，所述第二电压源(Vdd)为高电平。
6.如权利要求I所述的栅极驱动単元，所述低电平維持模块(52)包括第二十四晶体管(T24)、第二十五晶体管(T25)、第二十六晶体管(T26)、第二十七晶体管(T27)、第二十八晶体管(T28)以及第ニ电容(C2),其中所述第二电容(C2)连接在驱动模块53的第一时钟信号输入端(Va)与第二十五晶体管(T25)的第一端之间；所述第二十四晶体管(T24)的第一端连接所述第三晶体管(T3)的控制极，第二十四晶体管(T24)的控制极连接所述第一时钟信号输入端(Va)，第二十四晶体管(T24)的第二端连接所述信号输出端(V。)；所述第二十五晶体管(T25)的控制极连接所述信号输出端(V。)，第二十五晶体管(T25)的第二端连接第一电压源(Vss);所述第二十六晶体管(T26)的第一端连接所述信号输出端(V。)，第二十六晶体管(T26)的控制极连接所述第二十五晶体管(T25)的第一端，第二十六晶体管(T26)的第二端连接第一电压源(Vss);所述第二十七晶体管(T27)的第一端连接所述信号输出端(V。)，第二十七晶体管(T27)的控制极连接所述第二时钟信号(Vb)输入端，第二十七晶体管(T27)的第二端连接第一电压源(Vss);所述第二十八晶体管(T28)的第一端连接所述信号输出端(V。)，第二十八晶体管(T28)的控制极连接所述第三时钟信号(V。)输入端，第二十八晶体管(T28)的第二端连接第一电压源(Vss);所述第一时钟信号(Va)、第二时钟信号(Vb)和第三时钟信号(Vc)为周期和占空比均相同的时钟信号，正向扫描时，所述第二时钟信号(VB)、第三时钟信号(V。)分别滞后所述第一时钟信号(Va)T/3、2T/3的时间，反向扫描时，所述第二时钟信号(Vb)、第三时钟信号(V。)分别超前所述第一时钟信号(VA)T/3、2T/3的时间，第一电压源的电位(Vss)为低电平。
7.如权利要求I所述的栅极驱动単元，其特征在于，所述低电平維持模块(92)包括第一低电平维持模块(M)、第二低电平维持模块(N)和第四十五晶体管(T45),第一低电平維持模块(M)包括第三十四晶体管(T34)、第三十五晶体管(T35)、第三十六晶体管(T36)、第三十七晶体管(T37)和第三十八晶体管(T38),第二低电平维持模块(N)包括第三十九晶体管(T39)、第四十晶体管(T4tl)、第四十一晶体管(T41)、第四十ニ晶体管(T42)、第四十三晶体管(T43)，其中所述 第三十四晶体管(T34)的第一端和第二端耦合到正向扫描控制信号输入端(Vdf)，第三十四晶体管(T34)的第二端连接所述第三十七晶体管(T37)的第一端；所述第三十五晶体管(T35)的第一端耦合到第一控制节点(Q)，第三十五晶体管(T35)的控制极连接所述第三十四晶体管(T34)的第二端，第三十五晶体管(T35)的第二端耦合到反向扫描控制信号输入端(Vdb);所述第三十六晶体管(T36)的第一端连接信号输出端(V。)，第三十六晶体管(T36)的控制极连接所述第三十四晶体管(T34)的第二端，第三十六晶体管(T36)的第二端耦合到反向扫描控制信号输入端(Vdb);所述第三十七晶体管(T37)的控制极耦合到第一控制节点(Q)，第三十七晶体管(T37)的第二端耦合到反向扫描控制信号输入端(Vdb);所述第三十八晶体管(T38)的第一端连接第三十四晶体 管(T34)的第二端，第三十八晶体管(T38)的控制极耦合到反向扫描控制信号输入端(Vdb)，第三十八晶体管(T38)的第二端连接第三电源电压(Va);所述第三十九晶体管(T39)的第一端和控制极耦合到反向扫描控制信号输入端(Vdb)，第三十九晶体管(T39)的第二端连接所述第四十晶体管(T4tl)的第一端；所述第四十一晶体管(T41)的第一端耦合到第一控制节点(Q)，第四十一晶体管(T41)的控制极连接所述第三十九晶体管(T39)的第二端，第四十一晶体管(T41)的第二端耦合到正向扫描控制信号输入端(Vdf);所述第四十ニ晶体管(T42)的第一端连接到信号输出端(V。)，第四十ニ晶体管(T42)的控制极连接所述第三十九晶体管(T39)的第二端，第四十ニ晶体管(T42)的第二端耦合到正向扫描控制信号输入端(Vdf);所述第四十晶体管(T4tl)的控制极耦合到第一控制节点(Q)，第四十晶体管(T4tl)的第二端耦合到正向扫描控制信号输入端(Vdf);所述第四十三晶体管(T43)的第一端连接所述第三十九晶体管(T39)的第二端，第四十三晶体管(T43)的控制极耦合到正向扫描控制信号输入端(Vdf)，第四十三晶体管(T43)的第二端连接第三电压源(Va)，所述第四十五晶体管(T45)的第一端连接第一控制节点(Q)，第四十五晶体管(T45)的控制极连接第一时钟信号(Va)，第四十五晶体管(T45)的第二端连接到信号输出端(V。)，所述第三电压源(VsJ的电位为低电平。
8.如权利要求I所述的栅极驱动単元，其特征在于，所述第一脉冲信号和第二脉冲信号的周期与帧扫描周期相同。
9.ー种栅极驱动电路，其特征在于，包括N级级联的栅极驱动电路单元，至少ー个所述栅极驱动电路単元为权利要求I至权利要求8任意一项所述的栅极驱动电路単元，第n级栅极驱动电路単元的第一信号输入端与第n-2级栅极驱动电路的信号输出端连接，第n级的栅极驱动电路単元的第三信号输入端耦合到第n+2级驱动电路单元的信号输出端，其中N为大于O的整数，n为大于O且小于N的整数。
10.一种显示器，其特征在于包括 显示面板，所述显示面板上制作有第一方向的栅极线和第二方向的数据线； 权利要求9所述的驱动电路，所述栅极驱动电路中栅极驱动単元的信号输出端耦合到与其对应的栅极线。
全文摘要
本发明公开了一种栅极驱动电路单元、栅极驱动电路及一种显示器，其中栅极驱动电路单元包括输入模块，在正向扫描控制信号和反向扫描控制信号的控制下，从信号输入端接收输入信号，控制驱动模块开启或关断；驱动模块，在输入模块的控制下，将第一时钟信号转送至信号输出端；低电平维持模块，用于将输出信号稳定在第一电压源的电位。本发明在正向、反向扫描控制信号的控制下可以实现双向栅极驱动电路的双向驱动功能，电路模块的利用率都是100%，且结构精简，采用较少的晶体管即实现了双向扫描功能。
文档编号G09G3/20GK102842278SQ20121027711
公开日2012年12月26日 申请日期2012年8月6日 优先权日2012年8月6日
发明者张盛东, 郑灿, 廖聪维, 陈韬, 刘晓明, 戴文君, 钟德镇, 简庭宪 申请人:北京大学深圳研究生院, 昆山龙腾光电有限公司