r>[0030]相应地，本发明实施例还公开一种移位寄存器单元的驱动方法，该移位寄存器单元包含扫描方向选择单元、控制单元、自举单元、第一下拉维持单元以及第二下拉维持单元，对于连续的两帧画面，该方法包含:
[0031]通过扫描方向选择单元选择扫描方向；
[0032]在第一帧期间，使得第二下拉维持单元不工作，并且通过控制单元控制第一下拉维持单元工作；
[0033]在第二帧期间，使得第一下拉维持单元不工作，并且通过控制单元控制第二下拉维持单元工作。
[0034]根据本发明实施例的移位寄存器单元通过两帧画面共享扫描方向选择单元101、控制单元102、自举单元103，在两帧之间交替使用第一下拉维持单元104和第二下拉维持单元105，减轻了相应下拉维持单元中部分元件的电应力。
[0035]图2示出了图1的移位寄存器单位中的控制单元102的内部电路图。如图2所示，控制单元102包含第一开关单元1021、第二开关单元1022以及下拉单元1023。
[0036]第一开关单元1021的输入端连接扫描方向选择单元101的输出端，配置为根据扫描方向选择单元101的输出端的信号向控制单元102的第一输出端outputl、第二开关单元1022以及下拉单元1023提供第一输出信号。
[0037]第二开关单元1022的输入端连接第一开关单元1021的输出端，配置为根据第一开关单元1021的输出端的第一输出信号向控制单元102的第二输出端output2提供第二输出信号。
[0038]下拉单元1023的输入端连接第一开关单元1021的输出端，配置为根据第一开关单元1021的输出端的第一输出信号向控制单元102的第三输出端output3提供第三输出信号。
[0039]图3示出了根据本发明实施例的移位寄存器单元的一种具体电路结构图。
[0040]如图3所示，扫描方向选择单元101包含第一晶体管Tl和第二晶体管T2。第一晶体管Tl的栅极连接至第一电源输入端UD，源极连接至信号输入端INPUT ;第二晶体管T2的栅极连接至第二电源输入端DU，源极连接至复位信号端RESET ;第一晶体管Tl的漏极和第二晶体管T2的漏极相互连接，构成扫描方向选择单元101的输出端。
[0041]第一开关单元1021包含第三晶体管T3，其栅极连接至第一时钟信号端CK，源极连接至扫描方向选择单元101的输出端，漏极作为第一开关单元1021的输出端连接至控制单元102的第一输出端outputl。
[0042]第二开关单元1022包含第四晶体管T4，其栅极连接至第二时钟信号端CKB，源极连接至控制单元102的第一输出端outputl，漏极作为该第二开关单元1022的输出端连接至控制单元102的第二输出端output2。
[0043]下拉单元1023包含第五晶体管T5，其栅极连接至控制单元102的第一输出端outputl，源极连接至第一时钟信号端CK，漏极作为该下拉单元1023的输出端连接至控制单元102的第三输出端output3。
[0044]自举单元103包含第六晶体管T6和第一电容Cl。第六晶体管T6的栅极连接至控制单元102的第一输出端outputl，源极连接至第二时钟信号端CKB，漏极连接至信号输出端OUTPUT ;第一电容Cl的一端连接至信号输出端OUTPUT，另一端连接至控制单元102的第一输出端outputl。
[0045]第一下拉维持单元104包含第七至第十二晶体管T7-T12。第七晶体管T7的栅极连接至第一控制信号端CL1，源极连接至控制单元102的第三输出端output3，漏极连接至第一节点roi;第八晶体管T8的栅极连接至第一节点roi，源极连接至第三低电压源PI，漏极连接至控制单元102的第二输出端0utput2 ;第九晶体管T9的栅极连接至第一控制信号端CL1，源极连接至第十晶体管T10的漏极，漏极连接至第一节点roi;第十晶体管T10的栅极连接至第一时钟信号端CK，源极连接至第四低电压源P2 ;第十一晶体管Tll的栅极连接至第一节点roi，源极连接至第三低电压源PI，漏极连接至信号输出端output ;第十二晶体管T12的栅极连接至第二控制信号端CL2，源极连接至第三低电压源Pl，漏极连接至第一节点roi。第一下拉维持单元104配置为在各信号的控制下，通过在一帧期间保持第一节点PDl处一直是低电平来减轻该第一下拉维持单元104中第八晶体管T8和第十一晶体管Tll的电应力。
[0046]第二下拉维持单元105包含第十三至第十八晶体管T13-T18。第十三晶体管T13的栅极连接至第二控制信号端CL2，源极连接至控制单元102的第三输出端0utput3，漏极连接至第二节点Η)2 ;第十四晶体管T14的栅极连接至第二节点TO2，源极连接至第三低电压源P1，漏极连接至控制单元102的第二输出端0utput2 ;第十五晶体管T15的栅极连接至第二控制信号端CL2，源极连接至第十六晶体管T16的漏极，漏极连接至第二节点TO2 ;第十六晶体管T16的栅极连接至第一时钟信号端CK，源极连接至第四低电压源P2 ;第十七晶体管T17的栅极连接至第二节点TO2，源极连接至第三低电压源Pl，漏极连接至信号输出端OUTPUT ;第十八晶体管T18的栅极连接至第一控制信号端CLl，源极连接至第三低电压源P1，漏极连接至第二节点TO2。第二下拉维持单元105配置为在各信号的控制下，通过在一帧期间保持第二节点PD2处一直是低电平来减轻该第二下拉维持单元105中第十四晶体管T14和第十七晶体管T17的电应力。
[0047]根据本发明实施例的移位寄存器单元通过两帧画面共享扫描方向选择单元101、控制单元102、自举单元103，在两帧之间交替使用第一下拉维持单元104和第二下拉维持单元105，避免H)点(PDl或TO2) —直处在某个工作状态，因此可以减轻相应下拉维持电路中部分关键TFT的电应力。
[0048]能够理解，图3中所示出的扫描方向选择单元101、控制单元102、自举单元103、第一下拉维持单元104以及第二下拉维持单元105的示例电路结构仅仅是一种示例，各个单元也可以采用其他适当的电路结构，只要能分别实现各自的功能即可，本发明对此不做限制。
[0049]图4示出了根据本发明实施例的、由多个上述移位寄存器单元100级联形成的栅极驱动装置的示意图。
[0050]如图4所示，在栅极驱动该装置中，多个上述移位寄存器单元100串联连接，并且其中除第一个移位寄存器单元Rl和最后一个移位寄存器单元Rm外，其余每个移位寄存器单元Rn(l < η < m)的信号输出端OUTPUT均和与其相邻的下一个移位寄存器单元Rn+1的信号输入端INPUT以及与其相邻的上一个移位寄存器单元Rn-1的复位信号端RESET相连；所述第一个移位寄存器单元Rl的信号输入端INPUT输入帧起始信号STV，信号输出端OUTPUT与第二个移位寄存器单元R2的信号输入端INPUT连接；所述最后一个移位寄存器单元Rm的信号输出端OUTPUT和与其相邻的上一个移位寄存器单元Rm-1的复位信号端RESET相连接。0UTPUT_n为第η级移位寄存器单元的输出信号。
[0051]另外，如图4所示，在该栅极驱动装置中，相邻两级移位寄存器单元的第一时钟信号端输入的时钟信号互为反相，相邻两级移位寄存器单元的第二时钟信号端输入的时钟信号互为反相。例如移位寄存器单元Rn的第一时钟信号端输入CLK信号，第二时钟信号端输入CLKB信号，移位寄存器单元Rn+Ι的第一时钟信号端输入CLKB信号，第二时钟信号端输入CLK信号，其中CLK信号和CLKB信号互为反相。
[0052]此外，DCFl和DCF2分别是第一控制信号端CLl和第二控制信号端CL2输出的控制信号，在一帧以内DCFl和DCF2都是直流信号。VGL和VGH分别是第三低电压源Pl和第四低电压源P2输出的电压信号。
[0053]图5示出了根据本发明实施例的移位寄存器单元进行正向扫描时的时序图。以下将参考图5对根据本发明实施例的上述移位寄存器单元100的具体工作过程进行描述。下面以上述晶体管均为N型晶体管为例进行说明。
[0054]首先需要说明的是，根据本发明实施例的上述移位寄存器单元100能够进行双向扫描。其中，在进行正向扫描和反向扫描时，所述移位寄存器单元的结构不发生改变，只是信号输入端和复位信号端的功能发生转变。例如，当正向扫描时，从第一电源输入端UD输入高电平信号VDD，从第二电源输入