移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置的制造方法_3

文档序号:9328289阅读:来源:国知局
端DU输入低电平信号VSS ;当反向扫描时,从第一电源输入端UD输入低电平信号VSS,从第二电源输入端DU输入高电平信号VDD。正向扫描时的信号输入端INPUT用作反向扫描时的复位信号端RESET,而正向扫描时的复位信号端RESET则用作反向扫描时的信号输入端INPUT。
[0055]首先结合图5所示的正向扫描时的时序图,对根据本发明实施例的移位寄存器单元在正向扫描时的工作过程进行描述。在正向扫描过程中,从第一电源输入端UD输入高电平信号VDD,第一晶体管Tl保持导通;从第二电源输入端DU输入低电平信号VSS,第二晶体管T2保持截止。对于连续的两帧画面,该工作过程包含以下几个步骤。
[0056]在第一帧期间,第一下拉维持单元104工作,第二控制信号端CL2输出的控制信号DCF2为低电平,第十二晶体管T12截止,不影响第一节点PDl的电位;第二下拉维持单元105不工作,第一控制信号端CLl输出的控制信号DCFl为高电平,第十八晶体管T18—直导通,所以第二节点PD2 —直是低电平,由此减轻第二下拉维持单元105中第十四晶体管T14和第十七晶体管T17的电应力。
[0057]如图5所示,该工作过程在第一帧期间可以细分为以下几个阶段。
[0058]第一阶段a-Ι:通过控制单元和自举单元使得所述移位寄存器输出低电平信号。从第一电源输入端UD输入高电平信号VDD,响应于该高电平的输入信号,第一晶体管Tl导通。移位寄存器单元(Rn)的信号输入端INPUT输入高电平信号,其中,该信号输入端INPUT的输入信号为上一级移位寄存器单元(Rn-1)的信号输出端OUTPUT的输出信号(第一个移位寄存器单元Rl的信号输入端INPUT输入帧起始信号STV)。此时第一时钟信号端CK的时钟信号CLK为高电平,第三晶体管T3导通,信号输入端INPUT上的高电平输入信号从第三晶体管T3输入,对第一电容Cl进行充电,此时控制单元102的第一输出端outputl处为高电平。同时,第四晶体管T4导通,第一时钟信号端CK的时钟信号CLK的电压经过第四晶体管T4输出到控制单元102的第三输出端output3。由于第一控制信号端CLl输出的控制信号DCFl是高电平,因此第七晶体管T7和第九晶体管T9导通。第三输出端output3上的高电平通过第七晶体管T7将第一节点PDl充电到高电平。第一时钟信号端CK的时钟信号CLK为高电平,因此第十晶体管TlO也导通,第四低电压源P2输出的电压信号VGH传输到第一节点roi,第^^一晶体管TII导通,信号输出端output的电位被拉到第三低电压源Pi输出的低电平。由于控制单元102的第一输出端outputl处为高电平,因此第六晶体管T6导通,第二时钟信号端CKB的时钟信号CLKB为低电平,因此信号输出端OUTPUT输出低电平信号。由于第一节点PDl为高电平,因此第八晶体管T8导通,控制单元102的第二输出端output2的电位被拉到第三低电压源Pl输出的低电平。由于第二时钟信号端CKB的时钟信号CLKB为低电平,因此第四晶体管T4截止,防止第一输出端outputl的电位被拉低。由于第一控制信号端CLl输出的控制信号DCFl是高电平,因此第十八晶体管T18导通,第二节点Η)2的电位被拉到第三低电压源Pl输出的低电平。由于第二控制信号端CL2输出的控制信号DCF2是低电平,因此第十二晶体管T12截止。
[0059]第二阶段b-Ι:通过控制单元和自举单元使得所述移位寄存器输出高电平信号。移位寄存器单元(Rn)的信号输入端INPUT输入低电平信号,其中,该信号输入端INPUT的输入信号为上一级移位寄存器单元(Rn-1)的信号输出端OUTPUT的输出信号(第一个移位寄存器单元Rl的信号输入端INPUT输入帧起始信号STV)。第一时钟信号端CK的时钟信号CLK为低电平,第三晶体管T3截止,第二时钟信号端CKB的时钟信号CLKB为高电平,第一输出端outputl的电位被锁存为高电平。此外,由于第一输出端outputl为高电平,第六晶体管T6导通,第二时钟信号端CKBCLKB的时钟信号为高电平,根据第一电容Cl的电荷保持原理,第一输出端outputl的电位进一步升高。因为第一时钟信号端CK的时钟信号CLK为低电平,因此第十晶体管TlO截止,第四低电压源P2输出的电压信号VGH不能传输到第一节点roi。由于第一输出端outputl为高电平,第五晶体管T5导通,还由于第一控制信号端CLl输出的控制信号DCFl是高电平,第七晶体管T7导通,因此第一时钟信号端CK的低电平时钟信号CLK经过第五晶体管T5和第七晶体管T7将第一节点PDl的电位拉低到低电平,第八晶体管T8和第^^一晶体管Tll因此截止,不影响信号输出端OUTPUT的输出。由于第一输出端outputl的电位为高电平,因此第六晶体管T6导通,第二时钟信号端CKB的时钟信号CLKB为高电平,因此信号输出端OUTPUT输出高电平信号。
[0060]第三阶段c-1:通过控制单元和自举单元使得所述移位寄存器输出低电平信号。移位寄存器单元(Rn)的信号输入端INPUT输入低电平信号,其中,该信号输入端INPUT的输入信号为上一级移位寄存器单元(Rn-1)的信号输出端OUTPUT的输出信号(第一个移位寄存器单元Rl的信号输入端INPUT输入帧起始信号STV)。第一时钟信号端CK的时钟信号CLK为高电平,第三晶体管T3导通,信号输入端INPUT上的低电平信号经过第三晶体管T3将第一输出端outputl拉低到低电平,第五晶体管T5和第六晶体管T6截止。由于第一控制信号端CLl输出的控制信号DCFl是高电平,第一时钟信号端CK的时钟信号CLK是高电平,因此第九晶体管T9和第十晶体管TlO分别导通,第四低电压源P2输出的高电压信号VGH传输到第一节点HH,第^^一晶体管Tll导通,信号输出端OUTPUT的电位被拉到第三低电压源Pl输出的低电平。同时第八晶体管T8导通,控制单元102的第二输出端0utput2的电位被拉到第三低电压源Pl输出的低电平。
[0061]在第三阶段之后,通过控制单元和自举单元使得所述移位寄存器持续输出低电平信号,直至下一帧到来。其中,第二时钟信号端CKB的时钟信号CLKB和第一时钟信号端CK的时钟信号CLK继续交替输入高、低电平信号,其它输入信号和输出信号保持不变,直至下一帧到来,所述移位寄存器单元接收到信号输入端INPUT的高电平信号后,重新执行上述各个阶段。
[0062]在第二帧期间,第二下拉维持单元105工作,第一控制信号端CLl输出的控制信号DCFl为低电平,第十八晶体管T18截止,不影响第二节点PD2的电位;第一下拉维持单元104不工作,第二控制信号端CL2输出的控制信号DCF2为高电平,第十二晶体管T12 —直导通,所以第一节点PDl —直是低电平,由此减轻第一下拉维持单元104中第八晶体管T8和第十一晶体管Tll的电应力。
[0063]第二帧期间的第一阶段a-2、第二阶段b-2和第三阶段c-2的时序原理与第一帧期间的对应阶段相似,除了在第二帧期间第一控制信号端CLl输出的控制信号为低电平、第二控制信号端CL2输出的控制信号为高电平、第一节点PDl的电压曲线与第一帧期间第二节点PD2的电压曲线相同、第二节点PD2的电压曲线与第一帧期间第一节点PDl的电压曲线相同之外,其它输入信号和输出信号均与第一帧期间的对应信号相同,在此不再赘述。
[0064]根据本发明实施例的移位寄存器单元在反向扫描时的具体工作过程与正向扫描时的工作过程相似,在此不再赘述。
[0065]从以上的描述可以看出,根据本发明实施例的移位寄存器单元通过两帧画面共享扫描方向选择单元101、控制单元102、自举单元103,在两帧之间交替使用第一下拉维持单元104和第二下拉维持单元105,避免H)点(PDl或TO2) —直处在某个工作状态,因此可以减轻相应下拉维持单元中部分关键TFT (T8、T11、T14、T17)的电应力,从而提高了工作稳定性,延长了使用寿命;同时,根据本发明实施例的移位寄存器单元中采用的晶体管较少,因而能够实现液晶显示器的窄边框设计。
[0066]根据本发明实施例的栅极驱动装置可以采用GOA技术,用作显示装置的栅极驱动电路,以提供逐行扫描功能,将扫描信号传送至显示区域。
[0067]本发明还提供了一种包含上述栅极驱动装置的显示装置。
[0068]这里的显示装置可以为:电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0069]以上
当前第3页1 2 3 4 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1