3中示意性示出一种栅极驱动器的结构图；
[0035]图4中示意性示出本发明一种公开示例的一种栅极驱动器的结构图；
[0036]图5中示意性示出本发明一种公开示例的一种栅极驱动器的结构图；
[0037]图6中示意性示出图5中栅极驱动器中各信号的波形示意图；
[0038]图7中示意性示出图5中栅极驱动器输出信号的模拟波形图；
[0039]图8中示意性示出本发明一种公开示例的一种栅极驱动器的结构图；
[0040]图9中示意性示出本发明一种公开示例的一种栅极驱动器的结构图；
[0041]图10中示意性示出本发明一种公开示例的一种栅极驱动器的结构图。
【具体实施方式】
[0042]现在将参考附图更全面地描述示例性实施例。然而，示例性实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施方式;相反，提供这些实施方式使得本公开将全面和完整，并将示例性实施例的构思全面地传达给本领域的技术人员。在图中，为了清晰，夸大、变形或简化了形状尺寸。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
[0043]此外，所描述的特征、结构或步骤可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、步骤、结构等。
[0044]本示例实施方式中首先提供了一种栅极驱动器。栅极驱动器包括至少一个移位寄存器组。参考图4中所示，该栅极驱动器可以包括一个移位寄存器组，移位寄存器组可以包括级联的N级移位寄存器单元，其中，N为正整数，且N>3。图4中以N等于5为例进行说明，即移位寄存器组可以包括级联的第1级移位寄存器单元SR1至第5级移位寄存器单元SR5;然而，本领域技术人员容易理解的是，N实际上可以为任意大于3的其他正整数。本示例实施方式中，移位寄存器单元可以由多个开关晶体管以及电容等元件构成，其可以为非晶硅半导体移位寄存器单元(Alpha Silica Gate，ASG)，也可以是氧化物半导体移位寄存器单元、低温多晶硅移位寄存器单元等其他类型的移位寄存器单元，本示例性实施例中对此不做特殊限定。
[0045]每一移位寄存器单元均包括第一输入端VIN1、时钟信号端CK1、时钟信号端CKB1以及输出端V0UT，其中，每一移位寄存器单元的第一输入端VIN1可以接收一第一输入信号，时钟信号端CK1以及时钟信号端CKB1可以用于接收第一时钟信号CK1以及第一时间阻碍信号CKB1，并且，每一移位寄存器单元根据接收的第一输入信号以及时钟信号在其输出端V0UT提供一输出信号。例如，第1级至第4级移位寄存器单元根据其第一输入端接收的第一输入信号和时钟信号端接收的时钟信号在其输出端产生一栅极开启信号。
[0046]其中，第m级所述移位寄存器单元的第一输入端与第m-Ι级所述移位寄存器单元的输出端电连接，l〈m〈N。例如，第2级移位寄存器单元的第一输入端VIN1接收的第一输入信号为第1级移位寄存器单元输出端V0UT的输出信号;第3级移位寄存器单元的第一输入端VIN1接收的第一输入信号为第2级移位寄存器单元输出端V0UT的输出信号等等。
[0047]继续参考图4中所示，本示例实施方式中，第N级所述移位寄存单元，即第5级移位寄存单元SR5，还可以包括一复位信号端RST;第N级移位寄存单元根据复位信号端RST接收的复位信号在其输出端V0UT产生栅极关断信号。通过提供复位信号至最末级的移位寄存单元的复位信号端RST，可以实现栅极驱动器各级的正确输出，同时，相比于现有技术中，无需在最末级移位寄存器单元之后设置虚拟移位寄存器单元以向最末级移位寄存器单元第二输入端提供输入信号。
[0048]参考图5中所示，本示例实施方式中，每一移位寄存器单元还可以包括第二输入端VIN2，其中，每一移位寄存器单元的第二输入端VIN2可以接收一第二输入信号。例如，第1级至第4级移位寄存器单元可以根据其第二输入端接收的第二输入信号和时钟信号端接收的时钟信号在其输出端产生一栅极关断信号。
[0049]其中，第m级所述移位寄存器单元的第二输入端与第m+1级所述移位寄存器单元的输出端电连接。例如，第2级移位寄存器单元的第二输入端VIN2接收的第二输入信号为第3级移位寄存器单元输出端V0UT的输出信号；第3级移位寄存器单元的第二输入端VIN2接收的第二输入信号为第4级移位寄存器单元输出端V0UT的输出信号等等。
[0050]参考图6中所示，为图5中栅极驱动器最末级的移位寄存器单元SR5中时钟信号、复位信号、起始信号以及各输出信号等信号的波形示意图；图7为图5中第2级移位寄存器单元SR2至第5级移位寄存器单元SR5的输出信号S2?S5的模拟波形图，可以看出移位寄存器单元SR5的输出信号正常，并未出现如同【背景技术】中所述的多次输出的问题，而且其他各级的输出信号也均正确。
[0051]由上可知，本示例实施方式中的栅极驱动器中，通过提供复位信号至最末级的移位寄存单元的复位信号端RST，可以实现栅极驱动器各级的正确输出；同时，相比于现有技术中，无需在最末级移位寄存器单元之后设置虚拟移位寄存器单元以向最末级移位寄存器单元第二输入端提供输入信号，因此，可以在一定程度上使得栅极驱动器的版图面积减小，为实现更高分辨率和更窄边框的显示面板提供了技术支持；同时，由于节省了虚拟移位寄存器单元，从而可以简化制备工艺，压缩制备成本。
[0052]此外，由于没有设置虚拟移位寄存器单元，而且各级移位寄存器单元均可以正确输出，因此本示例实施方式的栅极驱动器中每个所述移位寄存单元的输出端可以均与显示面板中的一条栅极线电连接，为该栅极线连接的像素行提供开启电压，避免生成的信号的浪费。
[0053]参考图8中所示，本示例实施方式中，第1级所述移位寄存单元SR1，同样还可以包括一复位信号端RST;第1级移位寄存单元还可以根据复位信号端RST接收的复位信号在其输出端V0UT产生栅极关断信号。由于在反向扫描时，原本第1级的移位寄存器单元SR1将成为最末级的移位寄存器单元;此时，图示中VIN2为第一输入端，VIN1为第二输入端，并且原本最末级的移位寄存器单元SR5将成为第1级移位寄存器单元，其输入端VIN2接收起始信号STV1。本示例实施方式中通过提供复位信号输入至第1级的移位寄存单元的复位信号端RST，可以避免在第1级移位寄存器单元之前设置虚拟移位寄存器单元以向第一级移位寄存器单元第二输入端提供输入信号，因此，可以使得的栅极驱动器的版图面积进一步减小。
[0054]参考图9中所示，在本公开的一种示例性实施例中，也可以是除了上述的第1级以及最末级的移位寄存器单元包括复位信号端RST之外，第2级至第N-1级移位寄存器单元均还包括一复位信号端RST，第2级至第N-1级移位寄存单元还根据复位信号端RST接收的复位信号在输出端产生栅极关断信号。如此，则可以在当前帧扫描结束之时，利用复位信号对各个移位寄存器单元进行复位。例如，可以在当前帧扫描结束之时，下一帧开始扫描之前，利用复位信号清除当前帧的残留电压信号，进而可以避免栅极驱动器在下一帧输出错误的栅极扫描信号以及提升输