一种移位寄存器和栅极驱动电路的制作方法
【技术领域】
[0001]本实用新型涉及液晶显示领域，尤其涉及一种移位寄存器和栅极驱动电路。
【背景技术】
[0002]在液晶显示装置(Liquid Crystal Display，LCD)、有机发光二极管显示装置(Organic Light Emitting D1de，0LED)等平板显示装置的阵列基板中，栅极线可由栅极驱动电路(Gate driver On Array，G0A)控制。栅极驱动电路包括多个级联的移位寄存器，这些移位寄存器通过一个或多个脉冲的时钟信号控制。其中，每级移位寄存器的输出端连接一条栅极线，并连接其下一级移位移位寄存器的输入端，当某级移位寄存器输出导通电压时，也会触发下一级的移位寄存器，使下一级移位寄存器在下一时刻输出导通电压，从而实现各栅极线轮流导通的目的。
[0003]现有技术中，低温多晶硅有源矩阵有机发光二极管显示器(Low TemperaturePoly-Silicon Active Matrix Organic Light Emitting D1de，LTPS_AM0LED)通常米用输出正逻辑的移位寄存器结构，该种移位寄存器的触发信号的脉冲宽度(高电平宽度)一般是与时钟信号的脉冲宽度相对应的，在需要调整触发信号的脉冲宽度时，必须同时调整移位寄存器的输出信号的脉冲宽度和时钟信号的脉冲宽度，显然现有技术中移位寄存器的触发信号的脉冲宽度无法进行灵活的调节。而随着对栅极驱动的灵活性的要求越来越高，现有技术的移位寄存器结构已经无法完全满足需要。
【实用新型内容】
[0004]本实用新型的目的是提供一种移位寄存器和栅极驱动电路，以解决现有技术的移位寄存器的输出信号的脉冲宽度无法灵活调节的问题。
[0005]本实用新型的目的是通过以下技术方案实现的:
[0006]本实用新型实施例提供一种移位寄存器，包括:
[0007]输入模块，与提供触发信号的触发信号线、提供第一时钟信号的第一时钟信号线和第一节点电连接，用于控制所述触发信线提供的触发信号是否输出到所述第一节点；
[0008]控制模块，与所述第一节点、第二节点、所述第一时钟信号线、提供第二时钟信号的第二时钟信号线和提供导通信号的导通信号线电连接，用于控制所述导通信号线提供的导通信号是否输出到所述第二节点；
[0009]输出模块，与所述第一节点、所述第二节点、提供高电平信号的高电平信号线、提供低电平信号的低电平信号线和输出驱动信号的驱动信号输出线电连接，用于响应于所述第一节点和所述第二节点的信号，选择所述高电平信号线提供的高电平信号或所述低电平信号线的低电平信号作为所述驱动信号并提供至所述驱动信号输出线。
[0010]本实施例中，通过所述输入模块控制所述触发信号是否输出到所述第一节点、通过所述控制模块控制导通信号是否输出到所述第二节点，从而使所述输出模块响应于所述第一节点和所述第二节点的信号选择高电平信号或低电平信号作所述驱动信号并输出，以调节所述输出模块的输出信号相比所述触发信号进行了移位并具有相同脉冲宽度，所述输出信号的脉冲宽度随所述触发信号的脉冲宽度改变而改变，实现移位寄存器的输出信号的脉冲宽度灵活调节。
[0011 ]优选的，所述输入模块包括第一晶体管；
[0012]所述第一晶体管的栅极电连接所述第一时钟信号线，所述第一晶体管的漏极电连接所述第一节点，所述第一晶体管的源极电连接所述触发信号线。
[0013]优选的，所述控制模块包括第二晶体管、第三晶体管、第四晶体管、第五晶体管；
[0014]所述第二晶体管的栅极电连接所述第一节点，所述第二晶体管的源极电连接所述第一时钟信号线，所述第二晶体管的漏极电连接所述控制模块内部的第三节点；
[0015]所述第三晶体管的栅极电连接所述第一时钟信号线，所述第三晶体管的源极、所述第四晶体管的源极和所述第一电容的第一端电连接所述导通信号线，所述第三晶体管的漏极、所述第一电容的第二端和所述第五晶体管的栅极电连接所述第三节点；
[0016]所述第四晶体管的栅极电连接所述第二时钟信号线，所述第四晶体管的漏极电连接所述第五晶体管的源极；
[0017]所述第五晶体管的漏极电连接所述第二节点。
[0018]优选的，所述输出模块包括第六晶体、第七晶体管、第八晶体管、第二电容和第三电容；
[0019]所述第六晶体管的栅极电连接所述第一节点，所述第六晶体管的源极、所述第七晶体管的源极和所述第二电容的第一端电连接所述高电平信号线，所述第六晶体管的漏极、所述第七晶体管的栅极和所述第二电容的第二端电连接所述第二节点；
[0020]所述第七晶体管的漏极、所述第八晶体管的漏极和所述第三电容的第一端电连接所述驱动信号输出线；
[0021]所述第八晶体管的栅极和所述第三电容的第二端电连接所述第一节点。
[0022]优选的，还包括稳压模块，与所述第一节点、所述第二节点、提供第三时钟信号的第三时钟信号线和所述高电平信号线电连接，用于响应所述第二节点的信号和所述第三时钟信号，控制所述高电平信号线提供的高电平信号是否输出到所述第一节点。
[0023]优选的，所述稳压模块包括第九晶体管和第十晶体管；
[0024]所述第九晶体管的栅极电连接所述第二节点，所述第九晶体管的源极电连接所述高电平信号线，所述第九晶体管的漏极电连接所述第十晶体管的源极；
[0025]所述第十晶体管的栅极电连接所述第三时钟信号线，所述第十晶体管的漏极电连接所述第一节点。
[0026]优选的，所述第一晶体管至第八晶体管均为P型晶体管。
[0027]优选的，所述第一晶体管至所述第十晶体管均为P型晶体管。
[0028]优选的，所述导通信号为低电平信号。
[0029]本实用新型实施例有益效果如下:通过所述输入模块控制所述触发信号是否输出到所述第一节点、通过所述控制模块控制导通信号是否输出到所述第二节点，从而使所述输出模块响应于所述第一节点和所述第二节点的信号选择高电平信号或低电平信号作所述驱动信号并输出，以调节所述输出模块的输出信号相比所述触发信号进行了移位并具有相同脉冲宽度，所述输出信号的脉冲宽度随所述触发信号的脉冲宽度改变而改变，实现移位寄存器的输出信号的脉冲宽度灵活调节。
[0030]本实用新型实施例提供一种栅极驱动电路，包括多个级联的、如上实施例所述的移位寄存器。
[0031]本实用新型实施例有益效果如下:通过所述输入模块控制所述触发信号是否输出到所述第一节点、通过所述控制模块控制导通信号是否输出到所述第二节点，从而使所述输出模块响应于所述第一节点和所述第二节点的信号选择高电平信号或低电平信号作所述驱动信号并输出，以调节所述输出模块的输出信号相比所述触发信号进行了移位并具有相同脉冲宽度，所述输出信号的脉冲宽度随所述触发信号的脉冲宽度改变而改变，实现移位寄存器的输出信号的脉冲宽度灵活调节。
【附图说明】
[0032]图1为本实用新型实施例提供的一种移位寄存器的结构示意图；
[0033]图2为图1所示移位寄存器的电路结构图；
[0034]图3为用于驱动图2所示电路结构的移位寄存器的时序图；
[0035]图4为本实用新型实施例提供的另一种移位寄存器的结构示意图；
[0036]图5为图4所示移位寄存器的电路结构图；
[0037]图6为用于驱动图5所示电路结构的移位寄存器的第一种时序图；
[0038]图7为用于驱动图5所示电路结构的移位寄存器的第二种时序图。
【具体实施方式】
[0039]下面结合说明书附图对本实用新型实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。
[0040]实施例一
[0041]如图1所示，本实用新型实施例提供一种移位寄存器，包括:
[0042]输入模块101，与提供触发信号STV的触发信号线、提供第一时钟信号CKl的第一时钟信号线和第一节点A电连接，用于控制触发信线提供的触发信号STV是否输出到第一节点A；
[0043]控制模块102，与第一节点A、第二节点B、第一时钟信号线、提供第二时钟信号CK2
的第二时钟信号线和提供导通信号VP的导通信号线电连接，用于控制导通信号线提供的导通信号VP是否输出到第二节点B;
[0044]输出模块103，与第一节点A、第二节点B、提供高电平信号VGH的高电平信号线、提供低电平信号VGL的低电平信号线和输出驱动信号OUT的驱动信号输出线电连接，用于响应于第一节点A和第二节点B的信号，选择高电平信号线提供的高电平信号VGH或低电平信号线的