专利名称：制造用于液晶显示器件的阵列基板的方法
技术领域：
本发明涉及一种液晶显示(LCD)器件，更具体地，涉及一种制造用于液晶显示器件的阵列基板的方法。
背景技术：
通常，液晶显示(LCD)器件包括相互分开并面对的两块基板和插入在这两块基板之间的液晶层。每块基板包括多个电极。每块基板的电极也互相面对。对每个电极施加电压，使得在电极之间产生电场。通过改变电场的强度或方向来改变液晶分子的排列。LCD器件通过改变与液晶分子的排列相对应的透光性来显示图象。
LCD器件具有按矩阵排列的像素。在每个像素中都具有薄膜晶体管和像素电极的LCD器件被称为有源矩阵LCD(AM-LCD)器件。这种器件因其高清晰度和实现快速移动的图像的能力而被广泛使用。
在LCD器件中，像素电极可以形成在被称为阵列基板的下基板上，而公共电极可以形成在被称为滤色器基板的上基板上。从而，在像素电极和公共电极之间产生的电场垂直于基板。这种LCD器件具有高的透射率和高的孔径比。此外，因为公共电极用作地线，所以能防止由静电放电引起的这种LCD器件的击穿。
图1示出了现有技术的LCD器件的展开的立体图。现有技术的LCD器件具有间隔开并彼此面对的第一基板22和第二基板5，并且还具有插入在第一基板22和第二基板5之间的液晶层14。在第一基板22的内表面(即，面向第二基板5的一侧)上形成至少一条选通线13和至少一条数据线15。选通线13和数据线15相互交叉并限定像素区P。
在选通线13和数据线15的每个交叉点附近形成薄膜晶体管T。薄膜晶体管T包括栅极、源极和漏极。电连接到薄膜晶体管T上的像素电极17形成在第一基板22上的像素区P中。像素电极17可以由透光相对很好的透明导电材料形成，例如铟锡氧化物(ITO)。以矩阵形式布置多个这种薄膜晶体管来对应这些选通线和数据线的其它交叉点。包括薄膜晶体管T和像素电极17的第一基板22一般称为阵列基板。
黑底6形成在第二基板5的内表面上。黑底6具有对应于像素电极17的开口。滤色器层7形成在黑底6的开口内。滤色器层7包括依次排列的三种滤色器红色(R)滤色器7a、绿色(G)滤色器7b和蓝色(B)滤色器7c，并且每个滤色器对应一个像素电极17。公共电极18形成在滤色器层7上。公共电极18可以由透光相对很好的透明导电材料形成，例如铟锡氧化物(ITO)。含有滤色器层7的第二基板5一般称为滤色器基板。
通过反复执行这样的工艺来制造LCD器件的阵列基板淀积薄膜并通过使用掩模的光刻工艺(即掩模工艺)来构图该薄膜。光刻工艺包括清洗(cleaning)、涂敷光刻胶层、通过掩模曝光、显影该光刻胶层和蚀刻的步骤。因此，通过减少光刻工艺的数目能够缩短制造时间、降低成本和减少故障。
发明内容
因此，本发明意在一种制造用于液晶显示器件的阵列基板的方法，该方法能基本消除由现有技术的局限性和缺点产生的一个或多个问题。
本发明的一个优点是提供了一种制造用于液晶显示器件的阵列基板的方法，该方法由于较短的工艺而提高了生产率，并降低了成本。
本发明的其它特征和优点将在如下的说明书中阐明，并且部分将从说明书中变得显而易见，或可以通过实践本发明来了解。通过书面说明书及其权利要求以及附图中特别指出的结构将实现并得到本发明的这些和其它优点。
为取得这些和其它优点并根据本发明的目的，如所示例并广义说明的，一种制造用于液晶显示器件的阵列基板的方法包括在基板上形成第一线；所述第一线具有一个或更多个第一开孔；在第一线上形成第一绝缘层；在第一绝缘层上形成第二线，第二线与第一线交叉；在第二线上形成第二绝缘层，第二绝缘层含有一个或更多个第二开孔；以及在各第二开孔中形成导电图案，其中第一开孔形成在所述第一线和所述第二线的交叉部分处，而在交叉部分处的第二开孔位于所述第一开孔内。
根据本发明的另一方面，一种制造用于液晶显示器件的阵列基板的方法包括通过第一掩模工艺在基板上形成相互连接的选通线、栅极和第一短路棒(shorting bar)，其中所述第一短路棒具有一个或更多个第一开孔；形成平行于所述第一短路棒的辅助线；通过第二掩模工艺在包括选通线、栅极和第一短路棒的基板上形成数据线、源极、漏极、有源层、第二短路棒和跳线，其中所述选通线和数据线相互交叉以限定像素区，所述第二短路棒和所述辅助线位于所述第一短路棒的相对两侧，并且所述跳线与所述第一短路棒交叉并将所述第二短路棒和所述辅助线连接起来；通过第三掩模工艺在包括数据线、源极、漏极、第二短路棒和跳线的基板上形成钝化层，钝化层具有开口和一个或更多个第二开孔，所述开口对应所述像素区；以及在开口中形成像素电极和在每个第二开孔中形成导电图案，其中第一开孔形成在第一短路棒和跳线的交叉部分处，而在所述交叉部分处的第二开孔位于第一开孔内。
应该理解，上述一般性说明和下列详细说明都是示范性和解释性的，并意在提供如权利要求所要求的本发明的进一步说明。
所包含的附图用来进一步理解本发明，其被引入说明书中并构成本说明书的一部分。这些
了本发明的实施例并和说明书一起用于解释本发明的原理，图1示出了现有技术的液晶显示(LCD)器件的展开立体图；图2A至2G示出了根据本发明实施例的制造阵列基板的方法的截面图；图3是根据本发明的实施例的用于LCD器件的阵列基板的示意平面图；
图4是图3中的区域A的放大平面图；图5是图4中的区域C的放大图；图6是沿图5中的线VI-VI截取的截面图；图7是根据本发明实施例的短路棒排列的示例图；图8是图7中的区域D的放大图；图9是沿图8中的线IX-IX截取的截面图。
具体实施例方式
现在将详细说明在附图中所示出的本发明的实施例。
图2A至2E是示出了根据本发明的一实施例的制造阵列基板的方法的截面图。如图2A所示，通过淀积第一金属层并随后通过使用第一掩模的第一光刻工艺(即第一掩模工艺)来构图第一金属层，在透明绝缘基板110上形成选通线112和栅极114。选通线112形成在第一方向上，栅极114从选通线112延伸。
如图2B所示，在其上具有选通线112和栅极114的基板110上依次淀积栅绝缘层120、非晶硅层126、杂质掺杂非晶硅层127和第二金属层128。栅绝缘层120由无机绝缘材料形成，例如硅氮化物(SiNx)和硅氧化物(SiO2)。栅绝缘层120可以由有机绝缘材料形成，例如苯并环丁烯(BCB)和丙烯酸树脂。第二金属层128由铬(Cr)、钼(Mo)、钨(W)和钽(Ta)之一形成。
接着，通过涂敷光刻胶并随后使用第二掩模来曝光和显影该光刻胶，在第二金属层128上形成第一光刻胶图案129。第一光刻胶图案129具有不同的厚度。第一厚度的第一光刻胶图案129a对应将在后续工艺中形成数据线、源极、漏极和电容器电极的部分。第二厚度的第一光刻胶图案129b对应源极和漏极之间的部分。第一厚度129a比第二厚度129b厚。为了形成具有两种不同厚度的第一光刻胶图案129，第二掩模可以包括对应于第一光刻胶图案129b的第二厚度的狭缝或半透光膜(half-transmittance film)。
如图2C所示，通过使用图2B的第一光刻胶图案129作为蚀刻掩模来对图2B中的第二金属层128、杂质掺杂非晶硅层127和非晶硅层126构图，以形成数据线(未示出)、源/漏图案128a、电容器电极139、杂质掺杂半导体图案124a和有源层122。源/漏图案128a连接到数据线上，而电容器电极139布置在选通线112上方。有源层122、杂质掺杂半导体图案124a和源/漏图案128a依次设置在栅极114上方。非晶硅图案126a和杂质掺杂非晶硅图案127a形成在电容器电极139下面。尽管图2C中未示出，但数据线下方还形成了包括非晶硅和杂质掺杂非晶硅的半导体图案。该半导体图案具有与数据线相同的形状。
接着，用灰化法(ashing method)除去图2B中所示的第一光刻胶图案129b的第二厚度，由此露出一部分源/漏图案128a。这时，部分地除去了第一厚度的第一光刻胶图案129a。
如图2D所示，通过除去图2C中所示的源/漏图案128a的露出部分来形成源极134和漏极136，并随后除去由源极134和漏极136露出的图2C的杂质掺杂半导体图案124a，以便完成欧姆接触层124。然后除去剩下的第一光刻胶图案129a。
如图2E所示，通过淀积例如硅氮化物或硅氧化物的无机材料、或通过涂敷有机绝缘材料来形成钝化层150。通过涂敷光刻胶并随后用第三掩模曝光和显影该光刻胶，在钝化层150上形成第二光刻胶图案190。接着，利用第二光刻胶图案190作为蚀刻掩模来蚀刻钝化层150和栅绝缘层120，由此形成暴露基板110的开口152。
可以用干蚀刻法蚀刻钝化层150。这时，如果源极134和漏极136由钼(Mo)形成，那么还可以除去源极134和漏极136。由此，除去对应于开口152的漏极136、欧姆接触层124、有源层122、电容器电极139、杂质掺杂非晶硅图案127a和非晶硅图案126a的那些部分，由此露出漏极136和电容器电极139的侧面。
如图2F所示，在含有第二光刻胶图案190的基板110上淀积例如铟锡氧化物的透明导电材料160。然后，用剥离(lift-off)法除去第二光刻胶图案190。此时，除去了直接设置在第二光刻胶图案190上的部分透明导电材料160。从而，如图2G所示，在开口152内形成像素电极162。像素电极162接触漏极136和电容器电极139的露出的侧面，并且还接触基板110。
由于使用三个掩模制造本发明实施例中的阵列基板，所以减少了制造时间和成本并提高了生产率。
通常，由玻璃基板用作LCD器件的基板，在制造工艺期间可能出现静电放电并可能局部地保留在玻璃基板中或保留在玻璃基板上形成的图案中。尽管静电放电的电荷量非常少，但由于静电放电局部集中，所以静电放电也能引起高电压。因此，像薄膜晶体管这样的元件可能因静电放电而损坏。为防止损坏薄膜晶体管，可以形成连接到每条线的短路棒，使得所有的线具有等电势。
图3是根据本发明一实施例的用于LCD器件的阵列基板的示意平面图。通过针对图2A至2G说明的工艺来制造该阵列基板。
如图3所示，在绝缘基板200上限定显示图像的显示区210和显示区210以外的非显示区220。在显示区210中，多条选通线212和多条数据线214相互交叉并限定像素区。在每个像素区中选通线212和数据线214的交叉处附近形成薄膜晶体管216作为开关元件。每个像素区中还形成了像素电极218，其连接到薄膜晶体管216。
在非显示区220中，形成第一选通短路棒222、第二选通短路棒224、第一数据短路棒226和第二数据短路棒228。第一选通短路棒222连接偶数选通线212b，而第二选通短路棒224连接奇数选通线212a。第一数据短路棒226连接偶数数据线214b，而第二数据短路棒228连接奇数数据线214a。第一和第二选通短路棒222和224以及第一和第二数据短路棒226和228使所有的线具有相等的电势，从而在随后的制造工艺期间防止元件因静电放电而损坏。第一和第二选通短路棒222和224以及第一和第二数据短路棒226和228还能用于测试阵列基板，并且随后可以被除去。第一选通短路棒222和第一数据短路棒226由与选通线212相同的材料形成，而第二选通短路棒224和第二数据短路棒228由与数据线214相同的材料形成。
此外，由与数据线214相同的材料形成的第二选通短路棒224和第二数据短路棒228具有比由与选通线212相同材料形成的第一选通短路棒222和第一数据短路棒226大的电阻。因此，当施加信号时，在各第二选通短路棒224和第二数据短路棒228的两端处的信号之间存在差异。也就是说，在被施加信号的一端的相对端处信号被延迟，而施加信号的一端处的信号没有被延迟。为了补偿这种信号延迟，另外形成选通辅助线241和数据辅助线244。选通辅助线241的一端通过选通连接线242连接到第二选通短路棒224的一端，数据辅助线244的一端通过数据连接线245连接到第二数据短路棒228的一端。此外，与第一选通短路棒222交叉的选通跳线243将第二选通短路棒224和在第二选通短路棒224的两端之间的选通辅助线241连接起来，而与第一数据短路棒226交叉的数据跳线246将第二数据短路棒228和在第二数据短路棒228的两端之间的数据辅助线244连接起来，从而在短路棒的所有部分均匀地施加信号。
选通跳线243和数据跳线246由与数据线214相同的材料形成。选通辅助线241和数据辅助线244由与选通线212或数据线214相同的材料形成。选通跳线243和数据跳线246可以在后续工艺中形成于连接有驱动集成电路的部分之间。
图4是图3中的区域A的放大平面图。如图4所示，为了连接设置在第一数据短路棒226的两侧的数据辅助线244和图3中的第二数据短路棒228，数据跳线246与第一数据短路棒226交叉。在第一数据短路棒226、在图3中的第二数据短路棒228、数据辅助线244以及数据跳线246的上方形成具有多个开孔233的钝化层(未示出)。导电图案235可以形成在开孔233内。当用剥离法形成像素电极时，多个开孔233用于彻底除去非显示区220中的第二光刻胶图案和在第二光刻胶图案上的不必要导电材料，并且该多个开孔233以几十微米(μm)的间隔形成在图3的非显示区220中。由于第一数据短路棒226和数据跳线246可以具有大约400微米(μm)的宽度，所以一些开孔233可能形成在第一数据短路棒226和数据跳线244上方，更具体地，可以形成在第一数据短路棒226与数据跳线246交叉处。当开孔233形成在第一数据短路棒226与数据跳线246交叉处时，可以因开孔233而使第一数据短路棒226和数据跳线246电短路。
图5是图4中的区域C的放大图，而图6是沿图5中的线VI-VI截取的截面图。如图5和图6所示，第一数据短路棒226形成在绝缘基板200上，栅绝缘层229形成在第一数据短路棒226上。第一数据短路棒226由与选通线(未示出)相同的材料和相同的层形成，并且连接到将随后形成的偶数数据线(未示出)。非晶硅图案230、杂质掺杂非晶硅图案231、以及数据跳线246和数据辅助线244依次形成在栅绝缘层229上。数据跳线246与第一数据短路棒226交叉，并且将第二数据短路棒(未示出)和数据辅助线244连接起来。数据跳线246、第二数据短路棒和数据辅助线244由与数据线(未示出)相同的材料和相同的层形成，并且第二数据短路棒连接奇数数据线。非晶硅图案230、杂质掺杂非晶硅图案231、以及数据跳线246和数据辅助线244通过同一个光刻工艺形成，并由此具有相同的形状。
钝化层232形成在数据跳线246和数据辅助线244上。如上所述，为在形成像素电极(未示出)时除去不必要的导电材料，钝化层232具有开孔233。由与像素电极相同材料制成的导电图案235形成在开孔233中。此时，当对钝化层232构图时，还蚀刻了钝化层232下面的层。从而，除去了对应于钝化层232中的开孔233的数据跳线246、杂质掺杂非晶硅图案231、非晶硅图案230和栅绝缘层229。
此时，还可以除去对应于开孔233的一部分第一数据短路棒226，使得可以露出数据跳线246的一侧面。数据跳线246的露出侧面可以通过形成在开孔233中的导电图案235连接到由开孔233暴露出的第一数据短路棒226的一侧面。为防止连接到第二数据短路棒和数据辅助线的数据跳线与第一数据短路棒之间电短路，第一数据短路棒可以具有比钝化层中的开孔大的开孔。
图7是根据本发明另一实施例的短路棒排列的示图。如图7所示，所形成的第一数据短路棒326和数据辅助线344相互平行。数据跳线346与第一数据短路棒326的一部分交叉，并将第二数据短路棒(未示出)和数据辅助线344连接起来。从而，数据跳线346具有数据跳线346与第一数据短路棒326交叉的部分。第一数据短路棒326具有位于数据跳线346与第一数据短路棒326交叉处的第一开孔339。在第一数据短路棒326、数据跳线346和数据辅助线344上形成钝化层(未示出)，并且钝化层具有多个第二开孔333。导电图案335形成在每个第二开孔333中。多个第二开孔333中的、设置在数据跳线346与第一数据短路棒326交叉处的一些第二开孔333对应于第一开孔339并设置于第一开孔339内。
图8是图7中的区域D的放大图，而图9是沿图8中的线IX-IX截取的截面图。如图8和9中所示，第一数据短路棒326形成在绝缘基板300上。第一数据短路棒326由与选通线(未示出)相同的材料和相同的层形成，并连接到偶数数据线(未示出)。第一数据短路棒326具有第一开孔339。栅绝缘层329形成在第一数据短路棒326上，并且非晶硅图案330、杂质掺杂非晶硅图案331、以及数据跳线346和数据辅助线344依次形成在栅绝缘层329上。数据跳线346与第一数据短路棒326交叉并将第二数据短路棒(未示出)和数据辅助线344连接起来。数据跳线346、第二数据短路棒和数据辅助线344由与数据线(未示出)相同的材料和相同的层形成，并且第二数据短路棒连接奇数数据线。非晶硅图案330、杂质掺杂非晶硅图案331和第二数据短路棒328通过同一个光刻工艺形成，而由此具有相同的形状。
钝化层332形成在数据跳线346和数据辅助线344上。钝化层332具有位于第一开孔339中的第二开孔333。除去数据跳线346、杂质掺杂非晶硅图案331、非晶硅图案330和栅绝缘层329以形成第二开孔333，以便暴露出基板300和数据跳线346的侧面。与像素电极(未示出)相同材料和相同层的导电图案335形成在第二开孔333中。导电图案335接触数据跳线346的侧面和基板300。
第一数据短路棒326的第一开孔339比第二开孔333大。第一开孔339的外部边缘和第二开孔333的外部边缘之间的距离d可以为大约10微米。换句话说，第一开孔339的直径可以比第二开孔333的直径大10微米。
在本发明的实施例中，尽管可以蚀刻对应于第二开孔333的数据跳线346，但通过在第一数据短路棒326中形成比第二开孔333大的第一开孔339，能防止第一数据短路棒326和数据跳线346之间的电短路。上述结构还可以用在具有与数据短路棒相同结构的选通短路棒中。
为制造液晶显示器件，将对包括选通短路棒和数据短路棒的阵列基板进行单元工艺。也就是说，分别在阵列基板和滤色器基板上形成用于液晶分子初始排列的配向层。密封图案形成在阵列基板和滤色器基板中的一个基板上，并且在另一个基板上布置间隔体或形成间隔体图案。密封图案形成用于注入液晶的间隙并且阻止已注入液晶的泄漏。间隔体或间隔体图案保持阵列基板和滤色器基板之间的间距均匀。然后，通过密封图案的耐压硬化(pressure-resistant hardening)来排列并接合阵列基板和滤色器基板。
为提高制造效率并降低制造成本，在基板上形成多个单位单元，其每一个将成为液晶显示器件。含有阵列基板和滤色器基板的已接合的液晶基板被分成多个单位单元。在单元切割工艺期间，可以切割并除去形成了选通短路棒和数据短路棒的部分。接着，把液晶材料注入到每个单位单元中，并随后把偏振膜和驱动电路接合到单位单元上，由此完成液晶显示器件。可以在把阵列基板和滤色器基板接合以前除去选通短路棒和数据短路棒。
在本发明的实施例中，用三个掩模制造阵列基板。因此，根据本发明的阵列基板的制造方法减少了工艺和成本，并提高了生产率。另外，通过形成短路棒能防止由静电电荷引起的损坏。如上所述，能阻止短路棒之间的电短路。
本领域的技术人员应明白，在不脱离本发明的精神和范围的情况下，可以在本发明的制造和应用方面作出各种修改和变化。从而，本发明覆盖了落入在附加权利要求及其等同范围内的对本发明的修改和变化。
本申请要求2003年12月30日提交的No.2003-00100605和2004年10月8日提交的No.2004-0080235的韩国专利申请的优先权，通过引用并入本文中，如同在本文中完全阐明一样。
权利要求
1.一种制造用于液晶显示器件的阵列基板的方法，包括在基板上形成第一线，所述第一线具有一个或更多个第一开孔；在所述第一线上形成第一绝缘层；在所述第一绝缘层上形成第二线，所述第二线与所述第一线交叉；在所述第二线上形成第二绝缘层，所述第二绝缘层具有一个或更多个第二开孔；以及在各第二开孔中形成导电图案，其中所述第一开孔位于所述第一线和所述第二线的交叉部分处，而在所述交叉部分处的所述第二开孔位于所述第一开孔内。
2.根据权利要求1所述的方法，其中所述第一开孔的外边缘与在所述交叉部分处的所述第二开孔的外边缘之间的距离为大约10微米。
3.根据权利要求1所述的方法，其中形成第二线的步骤包括形成所述第二线下方的半导体图案，所述半导体图案具有与所述第二线相同的形状。
4.根据权利要求1所述的方法，其中形成第二绝缘层的步骤包括除去对应于所述第二开孔的第二线和第一绝缘层，以露出所述第二线的侧面部分和所述基板。
5.根据权利要求1所述的方法，其中所述导电图案接触所述第二线的侧面部分。
6.一种制造用于液晶显示器件的阵列基板的方法，包括通过第一掩模工艺在一基板上形成相互连接的选通线、栅极和第一短路棒，其中所述第一短路棒具有一个或更多个第一开孔；形成平行于所述第一短路棒的辅助线；通过第二掩模工艺在包括所述选通线、所述栅极和所述第一短路棒的所述基板上形成数据线、源极、漏极、有源层、第二短路棒和跳线，其中所述选通线和所述数据线相互交叉以限定像素区，所述第二短路棒和所述辅助线位于所述第一短路棒的相对两侧，而所述跳线与所述第一短路棒交叉并将所述第二短路棒和所述辅助线连接起来；通过第三掩模工艺在包括所述数据线、所述源极、所述漏极、所述第二短路棒和所述跳线的所述基板上形成钝化层，所述钝化层具有多个开口和多个第二开孔，所述开口对应于所述像素区；以及在所述开口中形成像素电极并在每个所述第二开孔中形成导电图案，其中所述第一开孔形成在所述第一短路棒和所述跳线的交叉部分处，而在所述交叉部分处的所述第二开孔位于所述第一开孔内。
7.根据权利要求6所述的方法，其中形成钝化层的步骤包括淀积绝缘层、在所述绝缘层上形成光刻胶图案、以及用所述光刻胶图案作为蚀刻掩模来构图所述绝缘层。
8.根据权利要求7所述的方法，其中形成像素电极和导电图案的步骤包括在包括所述光刻胶图案的基板上形成导电材料、以及用剥离法除去所述光刻胶图案和所述光刻胶图案上的所述导电材料。
9.根据权利要求7所述的方法，其中构图所述绝缘层的步骤包括除去所述跳线以暴露出所述跳线的侧面部分。
10.根据权利要求9所述的方法，其中所述导电图案接触所述跳线的侧面。
11.根据权利要求6所述的方法，其中在所述交叉部分处的所述第一开孔的外边缘与所述第二开孔的外边缘之间的距离为大约10微米。
12.根据权利要求6所述的方法，还包括在形成所述像素电极和所述导电图案之后除去所述第一短路棒和所述第二短路棒、所述辅助线和所述跳线。
13.根据权利要求6所述的方法，其中所述第一短路棒连接第(2n)条选通线，所述第二短路棒连接第(2n-1)条选通线，其中n是整数。
14.根据权利要求6所述的方法，其中所述第一短路棒连接第(2n)条数据线，并且第二短路棒连接第(2n-1)条数据线，其中n是整数。
15.根据权利要求6所述的方法，其中所述开口露出所述漏极，所述像素电极接触所述漏极的侧面。
16.根据权利要求6所述的方法，其中同时形成所述辅助线和所述第一短路棒。
17.根据权利要求6所述的方法，其中同时形成所述辅助线和所述第二短路棒。
全文摘要
一种制造用于液晶显示器件的阵列基板的方法，包括在一基板上形成第一线；所述第一线具有一个或更多个第一开孔；在所述第一线上形成第一绝缘层；在所述第一绝缘层上形成第二线，所述第二线与所述第一线交叉；在所述第二线上形成第二绝缘层，所述第二绝缘层具有一个或更多个第二开孔；以及在每个第二开孔中形成导电图案，其中所述第一开孔形成在所述第一线和所述第二线的交叉部分处，而在所述交叉部分处的所述第二开孔位于所述第一开孔内。
文档编号G02F1/133GK1637562SQ200410103600
公开日2005年7月13日 申请日期2004年12月30日 优先权日2003年12月30日
发明者安宰俊, 郭喜荣 申请人:Lg.菲利浦Lcd株式会社