专利名称：液晶显示器栅极驱动装置的制作方法
技术领域：
本发明涉及一种液晶显示器基板阵列周边设计和驱动电路的设计，特别 地涉及一种液晶显示器薄膜晶体管栅极驱动装置。
背景技术：
对薄膜晶体管(Thin Film Transistor, TFT)液晶显示器来说，当TFT 的^t极施加正电压时，TFT导通；当TFT的4册极施加负电压时，TFT闭合，通 过栅极驱动信号电压控制TFT的导通与闭合就可以控制液晶显示器上像素电 压的写入与保持。目前，TFT液晶显示器是通过直接将栅极驱动集成电路安 装在柔性印刷电路板上(Chip on Film)或者直接将栅极驱动集成电路安装 在玻璃上(Chip on Glass)的方法来获得栅极驱动信号，这两种方法需要用 到驱动芯片和膜层，导致了模块成本的增加以及模块装配工艺的复杂化，在 模块装配工艺中很容易造成绑定的不良，对产品的成品率以及画面品质不可 避免地产生影响。
发明内容
本发明的目的是提供一种无需驱动芯片的驱动薄膜晶体管栅极的装置。 为实现上述目的，本发明提供了一种薄膜晶体管液晶显示器栅极驱动装 置，包括直接沉积在阵列基板上的顺次连接的多个移位寄存器；每个所述 移位寄存器包括第一、第二、第三、第四场效应管，电容以及开启电压时 序信号输入端、时钟信号输入端及低电压输入端；开启电压时序信号输入端与 第一场效应管的漏极相连，第一场效应管的栅极和漏极相连，时钟信号输入
端与第三场效应管的漏极相连，第三场效应管的源极与4册极之间连4矣电容， 第四场效应管的漏极和源极分别连接第三场效应管的源极和低电压输入端，
第二场效应管的漏极和源极分别与第 一场效应管的源极和低电压输入端连接; 除第一个移位寄存器及最后一个移位寄存器外，其他每一移位寄存器的输出 端分别与前一移位寄存器的第四场效应管的才册极以及后一移位寄存器的开启 电压时序信号输入端相连；最后一个移位寄存器的输出端与前一移位寄存器 的第四场效应管的栅极以及所述最后一个移位寄存器的第二场效应管的栅-极
相连，第一个移位寄存器的输出端与后一移位寄存器的开启电压时序信号输 入端相连；序号为奇数的移位寄存器的时钟信号输入端输入时钟信号，序号 为偶数的移位寄存器的时钟信号输入端输入时钟反相信号。
除最后一个移位寄存器外，每个所述移位寄存器还包括第五场效应管； 所述第五场效应管的栅极与第四场效应管的栅极以及后一移位寄存器的输出 端相连，所述第五场效应管的源极和漏极分别与第三场效应管的栅极和低电 压输入端相连，最后一个移位寄存器的第五场效应管的栅极与第四场效应管 的栅极以及所述最后一个移位寄存器的输出端相连
每个所述移位寄存器还包括第六、第七、第八、第九、第十场效应管 及时钟反相信号输入端；时钟反相信号输入端与第九场效应管和第十场效应 管的栅极相连，第九场效应管的源极和漏极分别与第 一场效应管的源极和漏 极相连，第十场效应管的源极与栅极相连，第十场效应管的漏极与第七场效 应管的源极和第八场效应管的漏极以及第六场效应管的栅极相连，第七场效 应管的栅极和漏极相连，第七场效应管的漏极与时钟信号输入端相连，第八 场效应管的栅极与所述移位寄存器的输出端相连，第八场效应管的源极与低 电压输入端相连，第六场效应管的源极和漏极分别与低电压输入端和第四场 效应管的漏极相连。
序号为奇数的移位寄存器，时钟信号输入端输入时钟信号，时钟反相信 号输入端输入时钟反相信号。
序号为偶数的移位寄存器，时钟信号输入端输入时钟反相信号，时钟反 相信号输入端输入时钟信号。
所述移位寄存器设置在阵列基板的边缘位置。
本发明提供了 一种薄膜晶体管液晶显示器栅极驱动装置，通过直接沉积 在基板上的移位寄存器来获得栅极驱动信号电压，克服了现有技术需要通过 驱动芯片来获得栅极驱动信号的不足，降低了生产成本，简化了工艺，提高 了画面品质。
下面通过具体实施例并结合附图对本发明做进一步的详细描述。
图1所示为本发明一实施例多个移位寄存器连接框图； 图2所示为本发明输入输出时序图； 图3所示为本发明一实施例第n移位寄存器电路图； 图4所示为本发明另一实施例第n移位寄存器电路图； 图5所示为本发明再一实施例多个移位寄存器连接框图； 图6所示为本发明再一实施例第n移位寄存器电路图。
具体实施例方式
图1所示为本发明一实施例多个移位寄存器连接框图。图2所示为本发 明输入输出时序图，图2中STVP为开启电压时序信号，STVP只输入到第一 移位寄存器，第二移位寄存器的开启电压时序信号S2是第一移位寄存器的 输出信号X1 (X1与0UT1输出信号相同)，以此类推，第n+l移位寄存器的 STVP信号由第n移位寄存器的输出信号Xn输入。CKV为时钟信号，CKVB为 CKV信号的反相信号，CKV信号输入到奇数移位寄存器中，即第一移位寄存器、 第三移位寄存器......，CKVB信号输入到偶数移位寄存器中，即第二移位寄存
器、第四移位寄存器......。Voff为-5V -10V的低电压，移位寄存器的输出信号分别为0UT1、 0UT2......0UTn、 0UTn+l，除最后一个移位寄存器外,每个输
出端的信号均反馈回上一个移位寄存器，第n+l (n为移位寄存器的序号)移 位寄存器的反馈信号由自身输出端即OUTn+l反^t赍输入。TFT液晶显示器采用 逐行扫描的方式，同一行中与液晶像素串联的TFT的栅极连在一起，行栅极 驱动电压可以同时控制处于同行中全部TFT的导通和截止。假设面板上有n+l 行液晶像素，则需要n+l个移位寄存器来输出斥册极信号电压，多个移位寄存 器之间的连接关系如图l所示。本实施例通过直接沉积在基板上的移位寄存 器来得到栅极驱动信号电压，从而达到了去除驱动芯片的目的。
图3所示为本发明一实施例第n移位寄存器电路图，第n移位寄存器包 含三个输入端，分别为时钟信号输入端CK1、 STVP信号输入端STVPIN、 Voff 信号输入端VoffIN,四个场效应管T1、 T2、 T3、 T4， 一个电容C1，两个输 出端0UTn、 Xn， Sn-l输入端输入的是上一个移位寄存器即第n-l移位寄存器 输出的开启电压时序信号，Y输入端输入的是第n+l移位寄存器输出端OUTn+l 反馈回的信号，除第n+l移位寄存器之外，其余移位寄存器的Y信号端均无 输入，对于n为奇数的移位寄存器，时钟信号输入端CK1输入的是CKV信号， 对于n为偶数的移位寄存器，时钟信号输入端CK1输入的是CKVB信号。下面 参照图2和图3来说明该移位寄存器的工作原理对于n为奇数的移位寄存 器，CK1端输入的是CKV信号；当Sn-l输入高电平时，T1和T3管打开，输 出信号OUTn与CKV信号一致(对于偶数移位寄存器，CKV信号输入端CK1输 入的是CKVB信号，输出信号OUTn与CKVB信号一致)，当CKV信号为高电平 时，OUTn和Xn均输出高电平，达到输出栅极驱动信号电压的目的。当Sn-l 输入高电平截止时，Tl管关闭，T1管下面的结点N1由于没有低电平将其电 压拉低，所以Nl点处依然保持高电平，T3管保持打开，并且由于CKV信号 还保持高电平输出，所以OUTn和Xn继续保持高电平输出。当CKV信号输出 低电平时，OUTn和Xn输出低电平。同时第n+l移位寄存器的输出信号0UTn+l 输出高电平到第n移位寄存器，T4管打开，Voff输出的低电平与TM管相连，对0UTn的低电平输出起到保护作用。对于图1所示的用于处理一帧图像信号 的n+l个移位寄存器，CKV信号控制奇数移位寄存器的输出，CKVB信号控制 偶数移位寄存器的输出，当上一个移位寄存器输出的栅极驱动信号电压高电 平截止时，上一行TFT关闭，下一个移位寄存器紧接着输出高电平的栅极驱 动信号电压，下一行TFT打开，这样就实现了液晶显示器的逐行扫描。当最 后一个移位寄存器的输出0UTn+l输出高电平时，将0UTn+l的信号输入到Y 信号输入端，T2管打开，除了第n+l移位寄存器为高电平输出，其余的移位 寄存器输出信号都会继续保持低电平输出，避免了对下一帧图像信号的影响。
图4所示为本发明另一实施例第n移位寄存器电路图，与上一实施例相 比，本实施例多了一个场效应管T5， 下面结合图2和图4说明该移位寄存 器工作原理对于n为奇数的移位寄存器，CK1端输入的是CKV信号；当Sn-1 输出高电平时，T1和T3管打开，输出信号OUTn与CKV信号一致，当CKV信 号为高电平时，OUTn和Xn均输出高电平，达到输出栅极驱动信号电压的目 的。当Sn-l输出高电平截止时，Tl管关闭，Tl管下面的结点Nl由于没有低 电平将其电压拉低，所以Nl点处依然保持高电平，T3管保持打开，并且由 于CKV信号还保持高电平输出，所以OUTn和Xn继续保持高电平输出。当CKV 信号输出低电平时，OUTn和Xn输出低电平。同时第n+l移位寄存器的输出 信号OUTn+l输出高电平到第n移位寄存器，T4和T5管打开，Voff输出的低 电平与T4管以及T5管相连，使OUTn的低电平输出得以保持。T5管打开时， T3管的栅极保持低电平稳定,可以使输出信号不受输入的CKV信号的影响， 使得输出信号的高电平截止后一直保持低电平输出。对于n为偶数的移位寄 存器，时钟信号输入端CK1输入的是CKVB信号，除此之外，偶数移位寄存器 与奇数移位寄存器工作原理相同，此处不再赘述。
图5所示为本发明再一实施例多个移位寄存器连接框图。图6所示为本 发明再一实施例第n移位寄存器电路图，该实施例中所述移位寄存器的输入 端为四个，分别是时钟信号输入端CK1、 STVP信号输入端STVPIN、 Voff信号
输入端VoffIN、时钟反相信号输入端CK2。下面结合图5、图6来详细说明 所述移位寄存器的工作原理对于n为奇数的移位寄存器，CK1端输入的是 CKV信号，CK2端输入的是CKVB信号；当Sn-l输出高电平时，Tl和T3管打 开，输出信号OUTn与CKV信号一致，当CKV信号为高电平时，0UTn和Xn均 输出高电平，达到输出栅极驱动信号电压的目的。当Sn-l输出高电平截止时， Tl管关闭，Tl管下面的结点Nl由于没有低电平将其电压拉低，所以Nl点处 依然保持高电平，T3管保持打开，并且由于CKV信号还保持高电平输出，所 以0UTn和Xn继续保持高电平输出。当CKV信号输出低电平时，0UTn和Xn 输出低电平，此时CKVB信号输出高电平，同时第n+l移位寄存器的输出信号 0UTn+l输出高电平到第n移位寄存器，T4、 T5、 T6、 T9、 T10管打开，由于 此时CKV信号输出为低电平，T9管打开后，结点N1处变为低电平，Voff输 出的低电平与T4、 T5、 T6管相连，使OUTn的低电平输出得以保持。此处， 结点N1如果一直处于高电平、不稳定和悬浮状态，那么非常容易导致输出信 号电压的不稳定，进而影响画面品质，本实施例中，CKVB信号的加入，使得 结点Nl处的电压变为低电平，避免了N1处电压的浮动，保证了输出信号电 压的稳定，另外，由于CKV信号(主要为高电压)会对N1节点的电压和输 出端的电压起到干扰作用，电容Cl可以起到稳定输出电压的作用。对于图 5所示的用于处理一帧图像信号的n+l个移位寄存器，当最后一个移位寄存 器的输出0UTn+l输出高电平时，将0UTn+l的信号输入到Y信号输入端，T2 管打开，除了第n+l移位寄存器为高电平输出，其余的移位寄存器输出信号 都会继续保持低电平输出，避免了对下一帧图像信号的影响。对于n为偶数 的移位寄存器，输入端也为四个，不同的是将CKVB信号输入时钟信号输入 端CKl, CKV信号输入时钟反相信号输入端CK2，工作原理与n为奇数的移位 寄存器相同。与前述两个实施例相比，本实施例中增加了 T6、 T7、 T8、 T9、 T10管，这几个场效应管的加入可以使输出的栅极驱动信号电压稳定，从而 提高液晶显示器的画面品质。
本发明移位寄存器的电路结构不仅限于以上所述实施例，还可以通过增
加场效应管或其他方式来保证T1管下方的结点Nl处电压以及输出信号电压 的稳定。
以上实施例中所述移位寄存器可以通过液晶显示器阵列工艺中的5层掩 膜板工艺或4层掩膜板工艺等来实现，通过在基板有源区域外的空余部分或 基板边缘处排列场效应管，然后将其直接沉积在阵列基板上。所述场效应管 的沟道构成材料可以是非晶硅以及多晶硅等半导体材料。
本发明通过直接沉积在基板上的移位寄存器来获得栅极驱动信号电压， 无需附加驱动芯片，极大地降低了生产液晶显示器的成本。通常， 一个17英 寸的液晶显示器每个模块要设计四个栅极垫区域，需要四个膜层和四个驱动 芯片，应用本发明所述方法生产一个模块就可以节省四个芯片的成本，同时 简化了工艺。
最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对其
限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术
人员应当理解其依然可以对前述各实施例所记载的技术方案进行修改，或
者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技 术方案的本质脱离本发明各实施例技术方案的精神和范围。
权利要求
1、一种薄膜晶体管液晶显示器栅极驱动装置，其特征在于，包括:直接沉积在阵列基板上的顺次连接的多个移位寄存器；每个所述移位寄存器包括:第一、第二、第三、第四场效应管，电容以及开启电压时序信号输入端、时钟信号输入端及低电压输入端；开启电压时序信号输入端与第一场效应管的漏极相连，第一场效应管的栅极和漏极相连，时钟信号输入端与第三场效应管的漏极相连，第三场效应管的源极与栅极之间连接电容，第四场效应管的漏极和源极分别连接第三场效应管的源极和低电压输入端，第二场效应管的漏极和源极分别与第一场效应管的源极和低电压输入端连接；除第一个移位寄存器及最后一个移位寄存器外，其他每一移位寄存器的输出端分别与前一移位寄存器的第四场效应管的栅极以及后一移位寄存器的开启电压时序信号输入端相连；最后一个移位寄存器的输出端与前一移位寄存器的第四场效应管的栅极以及所述最后一个移位寄存器的第二场效应管的栅极相连，第一个移位寄存器的输出端与后一移位寄存器的开启电压时序信号输入端相连；序号为奇数的移位寄存器的时钟信号输入端输入时钟信号，序号为偶数的移位寄存器的时钟信号输入端输入时钟反相信号。
2、 根据权利要求1所述的薄膜晶体管液晶显示器栅极驱动装置，其特征 在于，除最后一个移位寄存器外，每个所述移位寄存器还包括第五场效应 管；所述第五场效应管的栅极与第四场效应管的栅极以及后一移位寄存器的 输出端相连，所述第五场效应管的源极和漏极分别与第三场效应管的栅极和 低电压输入端相连，最后一个移位寄存器的第五场效应管的栅极与第四场效 应管的栅极以及所述最后一个移位寄存器的输出端相l
3、 根据权利要求2所述的薄膜晶体管液晶显示器栅极驱动装置，其特征 在于，每个所述移位寄存器还包括第六、第七、第八、第九、第十场效应 管及时钟反相信号输入端；时钟反相信号输入端与第九场效应管和第十场效 应管的栅极相连，第九场效应管的源极和漏极分别与第 一场效应管的源极和漏极相连，第十场效应管的源极与栅极相连，第十场效应管的漏极与第七场 效应管的源极和第八场效应管的漏极以及第六场效应管的4册才及相连，第七场 效应管的栅极和漏极相连，第七场效应管的漏极与时钟信号输入端相连，第 八场效应管的栅极与所述移位寄存器的输出端相连，第八场效应管的源极与 低电压输入端相连，第六场效应管的源极和漏极分别与低电压输入端和第四 场效应管的漏极相连。
4、 根据权利要求3所述的薄膜晶体管液晶显示器栅极驱动装置，其特征 在于，序号为奇数的所述移位寄存器，时钟信号输入端输入时钟信号，时钟 反相信号输入端输入时钟反相信号。
5、 根据权利要求3所述的薄膜晶体管液晶显示器栅极驱动装置，其特征 在于，序号为偶数的所述移位寄存器，时钟信号输入端输入时钟反相信号， 时钟反相信号输入端输入时钟信号。
6、 根据权利要求1 ~ 5中任一权利要求所述的薄膜晶体管液晶显示器栅 极驱动装置，其特征在于，所述移位寄存器设置在阵列基板的边缘位置。
全文摘要
本发明涉及一种薄膜晶体管液晶显示器栅极驱动装置，包括直接沉积在阵列基板上的多个移位寄存器，所述移位寄存器由场效应管和电容组成，通过控制输入信号来获得栅极驱动信号电压。所述多个移位寄存器可以通过液晶显示器阵列工艺中的5层掩膜板工艺和4层掩膜板工艺来实现，可以在基板有源区域外的空余部分或基板边缘处排列场效应管，然后将其直接沉积在阵列基板上。本发明通过直接沉积在基板上的移位寄存器来获得栅极驱动信号电压，克服了现有技术需要驱动芯片和膜层的缺点，极大地节省了液晶显示器的生产成本。
文档编号G02F1/1362GK101377595SQ20071012121
公开日2009年3月4日 申请日期2007年8月31日 优先权日2007年8月31日
发明者徐宇博, 柳奉烈, 珂 梁, 亮 闫 申请人:北京京东方光电科技有限公司