专利名称：一种tft-lcd阵列基板及制作方法、显示装置的制作方法
技术领域：
本发明涉及液晶显示技术领域，尤其涉及一种TFT-1XD (ThinFilmTransistor-Liquid Crystal Display,薄膜晶体管液晶显示器)阵列基板及制作方法、显
示装置。
背景技术：
目前，液晶显示器已经广泛应用于电脑 、电视、手机等各种电子显示产品上，人们对液晶显示器在显示过程中存在的问题也越来越关注。液晶显示器在显示过程中可能存在很多问题，其中出现残像是问题之一。当液晶显示器进行图像转换或关机时，由于存储电容的耦合和floating(悬浮)电极等原因会使像素电极上积累很多电荷，这些电荷会使所述像素电极和公共电极之间形成电场，使所述像素电极和公共电极之间的液晶保持翻转状态，显示屏还有上一时刻残留的影像即残像，随着这些电荷慢慢消失，液晶状态逐渐改变，显示屏上的残像也会慢慢消失；残像的出现严重影响了液晶显示器的显示品质。
发明内容
本发明的实施例提供一种TFT-1XD阵列基板及制作方法、显示装置，可以改善残像现象，提闻液晶显不器的显不品质。为达到上述目的，本发明的实施例采用如下技术方案本发明实施例提供了一种TFT-1XD阵列基板，透明基板，设置在所述透明基板上的公共电极线，交叉设置在所述透明基板上的栅线及数据线，设置在所述栅线及数据线限定的像素区域内的像素电极、公共电极和第一薄膜晶体管；其中所述像素电极和所述公共电极在加电后形成多维电场；所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极，所述第一栅极与所述栅线连接，所述第一源极与所述数据线连接，所述第一漏极与所述像素电极连接；所述阵列基板还包括第二薄膜晶体管，所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极；所述第二栅极与第η行栅线电连接，所述第η行栅线为除最后一行栅线之外的任一行栅线；所述第二漏极对应的与第η+1行栅线驱动的第一薄膜晶体管的像素电极电连接；所述第二源极与所述公共电极线电连接；其中，在所述阵列基板的一帧栅线扫描过程中，所述第η行栅线比所述第η+1行栅线先扫描。优选的，所述第η行栅线驱动的第二薄膜晶体管的个数与所述第η+1行栅线驱动的第一薄膜晶体管的个数相同；所述第二漏极对应的与第η+1行栅线驱动的第一薄膜晶体管的像素电极电连接包括所述第η行栅线驱动的每个所述第二薄膜晶体管的第二漏极一一对应地与第η+1行栅线驱动的每个第一薄膜晶体管对应的像素电极电连接。可选的，所述第二漏极对应的与第η+1行栅线驱动的第一薄膜晶体管的像素电极电连接包括所述第二漏极对应的与第η+1行栅线驱动的第一薄膜晶体管的第一漏极连接，或者对应的与第η+1行栅线驱动的第一薄膜晶体管的像素电极连接。可选的，所述阵列基板还包括与所述公共电极线电连接的公共电极；所述第二源极与所述公共电极线电连接包括所述第二源极与公共电极连接。本发明实施例还提供了一种TFT-1XD阵列基板的制作方法，包括在透明基板上制作形成公共电极线，栅线及数据线，像素电极，公共电极，第一薄膜晶体管和第二薄膜晶体管；其中所述像素电极和所述公共电极在加电后形成多维电场；形成的所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极；形成的所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极；形成的所述第二栅极与第η行栅线电连接，形成的所述第η行栅线为除最后一行栅线之外的任一行栅线；形成的所述第二漏极对应的与第η+1行栅线驱动的第一薄膜晶体管的像素电极电连接；所述第二源极与所述公共电极线电连接；其中，在所述阵列基板的一帧栅线扫描过程中，所述第η行栅线比所述第η+1行栅线先扫描。本发明实施例提供了一种显示装置，包括对盒后的彩膜基板、液晶层和阵列基板，所述阵列基板为上述的TFT-1XD阵列基板。 本发明实施例提供的TFT-1XD阵列基板及制作方法、显示装置，通过第二薄膜晶体管的第二栅极与所述第η行栅线的电连接，使得显示装置在扫描第η行栅线时可以驱动所述第二薄膜晶体管工作，导通所述第二薄膜晶体管的源极和漏极；然后再通过所述第二薄膜晶体管的源极和漏极分别与第η+1行栅线驱动的第一薄膜晶体管对应的像素电极和公共电极线的电连接，从而导通所述第η+1行栅线驱动的第一薄膜晶体管对应的像素电极和公共电极，使所述像素电极和公共电极之间的电势差为0，抑制了像素电极上由于电荷积累引起的液晶偏转，有效地改善了残像现象，提高了显示装置的显示品质。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本发明实施例提供的一种TFT-LCD阵列基板的俯视图；图2为本发明实施例提供的一种TFT-LCD阵列基板的剖面结构示意图；图3为本发明实施例提供的另一种TFT-LCD阵列基板的剖面结构示意图；图4为本发明实施例提供的一种TFT-1XD阵列基板的等效电路图。附图标记1-第一薄膜晶体管，2-第二薄膜晶体管，3-像素电极，4-公共电极，51-第一钝化层，52-第二钝化层，6-栅绝缘层，7-有源层，8-栅线，9-数据线；11-第一栅极，12-第一源极，13-第一漏极,21-第二栅极，22-第二源极，23-第二漏极，81-第η行栅线，82-第η+1行栅线。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。如图1、图2所示，本发明实施例提供了一种TFT-1XD阵列基板，所述阵列基板包括透明基板，设置在所述透明基板上的公共电极线，交叉设置在所述透明基板上的栅线8及数据线9，设置在所述栅线8及数据线9限定的像素区域内的像素电极3，公共电极4和第一薄膜晶体管I ;其中，所述像素电极3和所述公共电极4在加电后形成多维电场；所述第一薄膜晶体管I包括第一栅极11、第一源极12和第一漏极13，所述第一栅极11与所述栅线8连接，所述第一源极12与所述数据线9连接，所述第一漏极13与所述像素电极3连接。另外，如图2所示，所述阵列基板还包括栅绝缘层6，有源层7。所述阵列基板还包括第二薄膜晶体管2，所述第二薄膜晶体管2包括第二栅极21、第二源极22和第二漏极23。其中，所述第二栅极21与第η行栅线电连接，所述第η行 栅线为除最后一行栅线之外的任一行栅线。所述第二漏极23对应的与第η+1行栅线驱动的第一薄膜晶体管对应的像素电极3电连接；所述第二源极22与所述公共电极线(图中未示出)电连接。通常而言，公共电极线可以和栅线、栅极由同一层金属薄膜，通过构图工艺形成；当然，公共电极线也可以和数据线、源极、漏极由同一层金属薄膜，通过构图工艺形成。在这里需要说明的是，薄膜晶体管有三个电极，其中一个施加开启电压的电极为栅极，另两个分别为源极和漏极，由于源极和漏极的作用相同，故源极和漏极不做区分。为方便描述在本发明实施例中，将与像素电极连接的称为漏极，例如第一漏极13、第二漏极23 ;将另一电极称为源极，例如与数据线连接的第一源极12、与公共电极线电连接的第二源极22。在本发明所有实施例中，两图案“连接”是指两图案直接接触，两图案“电连接”是指在通电时，两图案连通，这两个图案可以直接接触，也可以通过其他导电体连在一起。显示装置上每显示一帧图像都需要栅线扫描装置依次扫描显示装置上的每行栅线，即进行一帧栅线扫描过程，例如，栅线扫描装置的扫描频率为64Hz，即每秒需要进行64帧的栅线扫描过程，显示装置每秒可以显示64帧图像。在本发明实施例中，第η+1行栅线是第η行栅线的下一行栅线，且在每一帧栅线扫描过程中，所述第η行栅线总比所述第η+1行栅线先扫描。如图4所示，为所述TFT-LCD阵列基板的等效电路图，所述第二薄膜晶体管2与所述第η行栅线81连接，扫描第η行栅线时，所述第二薄膜晶体管工作，导通所述第二薄膜晶体管2的源极和漏极；所述第二薄膜晶体管2的源极和漏极分别与第η+1行栅线82驱动的第一薄膜晶体管I对应的公共电极和像素电极电连接，V·为公共电极的电压，Vpixel为像素电极的电压。所述第二薄膜晶体管2的源极和漏极的导通使得Vpijrel = V·，所述第η+1行栅线82驱动的第一薄膜晶体管I对应的公共电极和像素电极之间的电势差为O。这样就抑制了像素电极上由于电荷积累引起的液晶偏转，有效地改善了残像现象，提高了显示装置的显示品质。在本发明实施例中，除最后一行栅线之外的第η行栅线上都连接有第二薄膜晶体管，所述第二薄膜晶体管的第二漏极对应的与第η+1行栅线驱动的第一薄膜晶体管的像素电极电连接。
优选的，如图1所示，所述第η行栅线驱动的第二薄膜晶体管的个数与所述第η+1行栅线驱动的第一薄膜晶体管的个数相同；所述第η行栅线驱动的每个所述第二薄膜晶体管的第二漏极一一对应地与第η+1行栅线驱动的每个第一薄膜晶体管对应的像素电极电连接。这样，显示装置在扫描第η行栅线时，第η+1行栅线驱动的所有第一薄膜晶体管对应的所有像素电极都与公共电极导通，所述像素电极上积累的电荷都释放到公共电极上，从而使第η+1行栅线对应的像素电极和公共电极之间的电势差为零，实现像素电极“清零”，抑制第η+1行栅线对应的像素电极上的电荷积累，这样使得所述显示装置在扫描当前行栅线的同时，将下一行栅线对应的所有像素电极上累积的电荷都“清零”，更好地改善了残像，提高了显示装置的显示品质。所述第二漏极23对应的与第η+1行栅线驱动的第一薄膜晶体管的像素电极3电连接的方式可选的(图中未示出)，第η行栅线驱动的第二薄膜晶体管的第二漏极23对应的与第η+1行栅线驱动的第一薄膜晶体管的第一漏极13连接；由于所述第一漏极13与所述像素电极3 —般通过第二钝化层52上的过孔连接，故所述第二漏极23通过所述第一漏极13与所述像素电极3电连接。或者可选的，如图1所示，第η行栅线驱动的第二薄膜晶体管的第二漏极23对应的与第η+1行栅线驱动的第一薄膜晶体管I对应的像素电极3连接；示例的，如图2所示，所述第二漏极23可以直接通过第二钝化层52上的过孔与像素电极3连接，只需运用构图工艺在第二钝化层52上做个过孔即可。本发明实施例提供的TFT-1XD阵列基板可以适用于AD-SDS (Advanced-SuperDimensional Switching,简称为 ADS,高级超维场开关)型、IPS (In Plane Switch,横向电场效应)型等类型的液晶显示装置的生产。AD-SDS技术通过同一平面内像素电极边缘所产生的平行电场以及像素电极层与公共电极层间产生的纵向电场形成多维电场，使液晶盒内像素电极间、电极正上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。无论上述哪种液晶显示装置都包括对盒成形的彩膜基板和阵列基板。ADS型显示装置和IPS型显示装置的公共电极和像素电极均设置在阵列基板上。其中，附图1、2中是以应用于ADS型显示装置中的阵列基板为例绘示的，图3是以IPS型显示装置中的阵列基板为例绘示的。上述TFT-1XD阵列基板在应用于IPS型显示装置和ADS型显示装置的情况下，所述TFT-LCD阵列基板还包括与所述公共电极线电连接的公共电极；所述第二源极与所述公共电极线电连接包括所述第二源极与公共电极连接。如图1或2所示，在所述ADS型显示装置的阵列基板中，所述公共电极4和所述像素电极3异层设置,其中位于上层的电极包含多个条形电极,位于下层的电极包含多个条形电极或为平板形。需要说明的是，无论位于上层还是下层，只要与公共电极线电连接的电极就为公共电极，第一薄膜晶体管的漏极电连接的电极就为像素电极，也就是说，位于上层的电极可以是像素电极(或公共电极)，位于下层的电极可以是公共电极(或像素 电极)。示例的，如图2所示，位于上层的包含多个条形电极的电极为像素电极3，位于下层的平板形电极为公共电极4。异层设置是针对至少两种图案而言的，至少两种图案异层设置是指，分别将至少两层薄膜通过构图工艺形成至少两种图案。对于两种图案异层设置是指，通过构图工艺，由两层薄膜各形成一种图案。例如，公共电极和像素电极异层设置是指由第一层透明导电薄膜通过构图工艺形成下层电极，由第二层透明导电薄膜通过构图工艺形成上层电极，其中，下层电极为公共电极(或像素电极)，上层电极为像素电极(或公共电极)。如图3所示，在所述IPS型显示装置的阵列基板中，所述公共电极4和所述像素电极3同层设置，所述公共电极4包含多个第一条形电极，所述像素电极3包含多个第二条形电极，所述第一条形电极和所述第二条形电极间隔设置。同层设置是针对至少两种图案而言的；至少两种图案同层设置是指将同一薄膜 通过构图工艺形成至少两种图案。例如，公共电极和像素电极同层设置是指由同一透明导电薄膜通过构图工艺形成像素电极和公共电极。其中，像素电极是指通过开关单元(例如，可以是薄膜晶体管)与数据线电连接的电极，公共电极是指和公共电极线电连接的电极。本发明实施例还提供了一种TFT-1XD阵列基板的制作方法，包括在透明基板上制作形成公共电极线，栅线及数据线，像素电极，公共电极，第一薄膜晶体管和第二薄膜晶体管；其中所述像素电极和所述公共电极在加电后形成多维电场；形成的所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极；形成的所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极；形成的所述第二栅极与第η行栅线电连接，形成的所述第η行栅线为除最后一行栅线之外的任一行栅线；形成的所述第二漏极对应的与第η+1行栅线驱动的第一薄膜晶体管的像素电极电连接；所述第二源极与所述公共电极线电连接；其中，在所述阵列基板的一帧栅线扫描过程中，所述第η行栅线比所述第η+1行栅线先扫描。可选的，以图2所示的ADS型显示装置的阵列基板为例，其制作方法可以参考以下步骤S1、在透明基板上制作栅金属薄膜，通过构图工艺至少形成栅线以及第一栅极11和第二栅极21 ;其中，所述第二栅极21与第η行栅线电连接。示例的，形成上述图案的同时，还可以进一步形成公共电极线(图中未示出)。S2、在至少所述形成栅线、第一栅极11和第二栅极21的透明基板上制作栅绝缘层6。S3、在所述形成栅绝缘层6的透明基板上制作半导体薄膜，并通过构图工艺形成有源层7。S4、在所述形成有源层7的透明基板上制作透明导电薄膜，通过构图工艺形成公共电极4。S5、在所述形成公共电极4的透明基板上制作钝化层薄膜，并通过构图工艺形成带有过孔的第一钝化层51，该过孔位于公共电极4的上方。S6、在所述形成第一钝化层51的透明基板上制作源漏金属薄膜，通过构图工艺至少形成第一源极12、第一漏极13、第二源极22、第二漏极23以及数据线；所述第二源极22通过所述第一钝化层51的过孔与公共电极4连接。S7、在至少所述形成源漏极及数据线的透明基板上制作钝化层薄膜，并通过构图工艺形成带有两个过孔的第二钝化层52，所述第二钝化层52的两个过孔分别位于第一漏极13、第二漏极23上方。S8、在所述形成第二钝化层52的透明基板上制作透明导电薄膜，通过构图工艺形成像素电极3，所述像素电极3通过所述第二钝化层52上的过孔分别与所述第一漏极13和所述第二漏极23相连。上述制作方法是以一种ADS型显示装置的阵列基板为例，本发明实施例中所述的阵列基板还可以是其他ADS型的，并不限于图2所示的结构类型，其他ADS型的阵列基板的制作工艺可以参考上述步骤。可选的，以图3所示的IPS型显示装置的阵列基板为例，其制作方法可以参考以下步骤Q1、在透明基板上制作栅金属薄膜，通过构图工艺至少形成栅线以及第一栅极11·和第二栅极21 ;其中，所述第二栅极21与第η行栅线电连接。示例的，形成上述图案的同时，还可以进一步形成公共电极线(图中未示出)。Q2、在所述至少形成栅线、公共电极线、第一栅极11和第二栅极21的透明基板上制作栅绝缘层6和有源层7。Q3、在所述形成有源层7的透明基板上制作钝化层薄膜，并通过构图工艺形成第一钝化层51。Q4、在所述形成第一钝化层51的透明基板上制作源漏金属薄膜，通过构图工艺至少形成第一源极12、第一漏极13、第二源极22、第二漏极23以及数据线。Q5、在所述至少形成源、漏极及数据线的透明基板上制作钝化层薄膜，并通过构图工艺形成带有三个过孔的第二钝化层52，所述第二钝化层的三个过孔分别位于第二漏极23、第二源极22以及第一漏极13的上方。Q6、在所述形成第二钝化层52的透明基板上制作透明导电薄膜，通过构图工艺形成间隔设置的像素电极3和公共电极4，所述像素电极3通过所述第二钝化层上的过孔分别与所述第二漏极23和第一漏极13相连，所述公共电极4通过所述第二钝化层52上的过孔与所述第二源极22相连。上述制作方法是以一种IPS型显示装置的阵列基板为例，本发明实施例中所述的阵列基板还可以是其他IPS型的，并不限于图3所示的结构类型，其他IPS型的阵列基板的制作工艺可以参考上述步骤。本发明实施例还提供一种显示装置，包括对盒后的彩膜基板、液晶层和阵列基板，其中，所述阵列基板可以是上述的任一种TFT-LCD阵列基板。所述显示装置可以为液晶显示器、液晶电视、数码相机、手机、平板电脑等具有任何显示功能的产品或者部件。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
权利要求
1.一种TFT-LCD阵列基板，其特征在于，包括透明基板，设置在所述透明基板上的公共电极线，交叉设置在所述透明基板上的栅线及数据线，设置在所述栅线及数据线限定的像素区域内的像素电极、公共电极和第一薄膜晶体管；其中所述像素电极和所述公共电极在加电后形成多维电场；所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极，所述第一栅极与所述栅线连接，所述第一源极与所述数据线连接，所述第一漏极与所述像素电极连接； 而且，所述阵列基板还包括第二薄膜晶体管，所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极； 所述第二栅极与第η行栅线电连接，所述第η行栅线为除最后一行栅线之外的任一行栅线； 所述第二漏极对应的与第η+1行栅线驱动的第一薄膜晶体管的像素电极电连接； 所述第二源极与所述公共电极线电连接；其中，在所述阵列基板的一帧栅线扫描过程中，所述第η行栅线比所述第η+1行栅线先扫描。
2.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述第η行栅线驱动的第二薄膜晶体管的个数与所述第η+1行栅线驱动的第一薄膜晶体管的个数相同； 所述第二漏极对应的与第η+1行栅线驱动的第一薄膜晶体管的像素电极电连接包括 所述第η行栅线驱动的每个所述第二薄膜晶体管的第二漏极一一对应地与第η+1行栅线驱动的每个第一薄膜晶体管对应的像素电极电连接。
3.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述第二漏极对应的与第η+1行栅线驱动的第一薄膜晶体管的像素电极电连接包括 所述第二漏极对应的与第η+1行栅线驱动的第一薄膜晶体管的第一漏极连接，或者对应的与第η+1行栅线驱动的第一薄膜晶体管的像素电极连接。
4.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，还包括与所述公共电极线电连接的公共电极； 所述第二源极与所述公共电极线电连接包括所述第二源极与所述公共电极连接。
5.根据权利要求4所述的TFT-LCD阵列基板，其特征在于，所述公共电极和所述像素电极同层设置，所述公共电极包含多个第一条形电极，所述像素电极包含多个第二条形电极，所述第一条形电极和所述第二条形电极间隔设置。
6.根据权利要求4所述的TFT-LCD阵列基板，其特征在于，所述公共电极和所述像素电极异层设置，其中位于上层的电极包含多个条形电极，位于下层的电极包含多个条形电极或为平板形。
7.—种TFT-1XD阵列基板的制作方法，其特征在于，包括 在透明基板上制作形成公共电极线，栅线及数据线，像素电极，公共电极，第一薄膜晶体管和第二薄膜晶体管；其中所述像素电极和所述公共电极在加电后形成多维电场；形成的所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极；形成的所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极；形成的所述第二栅极与第η行栅线电连接，形成的所述第η行栅线为除最后一行栅线之外的任一行栅线；形成的所述第二漏极对应的与第η+1行栅线驱动的第一薄膜晶体管的像素电极电连接；所述第二源极与所述公共电极线电连接；其中，在所述阵列基板的一帧栅线扫描过程中，所述第η行栅线比所述第η+1行栅线先扫描。
8.根据权利要求7所述的制作方法，其特征在于，所述在透明基板上制作形成公共电极线，栅线及数据线，像素电极，公共电极，第一薄膜晶体管和第二薄膜晶体管，包括 在透明基板上制作栅金属薄膜，通过构图工艺至少形成栅线、公共电极线、第一栅极和第二栅极；其中，所述第二栅极与第η行栅线电连接； 在所述至少形成栅线、公共电极线、第一栅极和第二栅极的透明基板上制作栅绝缘层和有源层； 在所述形成有源层的透明基板上制作透明导电薄膜，通过构图工艺形成公共电极； 在所述形成公共电极的透明基板上制作钝化层薄膜，并通过构图工艺形成带有过孔的第一钝化层，该过孔位于公共电极的上方； 在所述形成第一钝化层的透明基板上制作源漏金属薄膜，通过构图工艺至少形成第一源极、第一漏极、第二源极、第二漏极以及数据线；所述第二源极通过所述第一钝化层的过孔与公共电极连接； 在所述至少形成源、漏极及数据线的透明基板上制作钝化层薄膜，并通过构图工艺形成带有两个过孔的第二钝化层，所述第二钝化层的过孔分别位于第一漏极和第二漏极上方； 在所述形成第二钝化层的透明基板上制作透明导电薄膜，通过构图工艺形成像素电极，所述像素电极通过所述第二钝化层上的过孔分别与所述第一漏极和所述第二漏极相连。
9.根据权利要求7所述的制作方法，其特征在于，所述在透明基板上制作形成公共电极线，栅线及数据线，像素电极，公共电极，第一薄膜晶体管和第二薄膜晶体管，包括 在透明基板上制作栅金属薄膜，通过构图工艺至少形成栅线、公共电极线、第一栅极和第二栅极；其中，所述第二栅极与第η行栅线电连接； 在所述至少形成栅线、公共电极线、第一栅极和第二栅极的透明基板上制作栅绝缘层和有源层； 在所述形成有源层的透明基板上制作钝化层薄膜，并通过构图工艺形成第一钝化层；在所述形成第一钝化层的透明基板上制作源漏金属薄膜，通过构图工艺至少形成第一源极、第一漏极、第二源极、第二漏极以及数据线； 在所述至少形成源、漏极及数据线的透明基板上制作钝化层薄膜，并通过构图工艺形成带有三个过孔的第二钝化层，所述第二钝化层的三个过孔分别位于第二漏极、第二源极以及第一漏极的上方； 在所述形成第二钝化层的透明基板上制作透明导电薄膜，通过构图工艺形成间隔设置的像素电极和公共电极，所述像素电极通过所述第二钝化层上的过孔分别与所述第二漏极和第一漏极相连，所述公共电极通过所述第二钝化层上的过孔与所述第二源极相连。
10.一种显示装置，包括对盒后的彩膜基板和阵列基板，其特征在于，所述阵列基板为上述权利要求1 6任一项所述的TFT-1XD阵列基板。
全文摘要
本发明实施例提供了一种TFT-LCD阵列基板、制作方法及显示装置，涉及液晶显示技术领域，可以改善残像现象，提高液晶显示装置的显示品质。所述TFT-LCD阵列基板包括透明基板，设置在透明基板上的公共电极线，栅线和数据线，像素电极、公共电极、第一薄膜晶体管和第二薄膜晶体管；其中像素电极和公共电极在加电后形成多维电场；第二薄膜晶体管包括第二栅极、第二源极和第二漏极；第二栅极与第n行栅线电连接，第n行栅线为除最后一行栅线之外的任一行栅线；第二漏极对应的与第n+1行栅线驱动的第一薄膜晶体管的像素电极电连接；第二源极与公共电极线电连接；在阵列基板的一帧栅线扫描过程中，第n行栅线比第n+1行栅线先扫描。
文档编号G02F1/1368GK103018988SQ20121052083
公开日2013年4月3日 申请日期2012年12月6日 优先权日2012年12月6日
发明者王骁, 曹昆 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司