专利名称：曝光掩模的制作方法
技术领域：
本发明一般涉及一种用于半导体器件光刻用曝光掩模，特别涉及带有防止在质低的布图构形上形成光敏膜图形时的颈缩效应的辅助图形的曝光掩膜。
一般，在一表面上涂敷一层光敏材料并使之曝光，形成光敏图形，以获得所需图形。其时，高集成而精细的半导体器件往往在其半导体衬体上带有质低的布图构形。当在带有这样的布图构形的半导体衬底上形成光敏膜图形时，由于质低布图构形引起光的漫反射，会使不该曝光的光敏膜曝光。如此得到的光敏膜图形不是所希求的图形，而会出现俗称的颈缩问题，去掉或分离已曝光的部分。
为了更好理解本发明的技术背景，不面结合几幅附图对常规技术加以说明。
首先，
图1A表示一个常规的曝光掩模，由在一个透明衬底100上所形成的光栅图形1组成。
图1B表示在带有质低的布局构形的半导体衬底50上形成的一个光敏膜图形11。如该图所示，这里产生了一种颈缩效应12，由于布图构形所引起的漫反射而去掉光敏膜图形11的一部分所致。
图1C是显示该颈缩效应沿图1B的I—I线的剖面图。在该半导体衬底50上有连续形成的场氧化膜5、栅电极7及氧化膜9。此后，在所得结构上淀积一导电层10，例如一金属层。为使该导电层10构成图形，在该导电层涂敷一层光敏膜，用图1A公知的曝光掩模曝光，显影形成光敏膜图形11。由图1C可见，在导电层10的布图构形高的地方，光敏膜涂得薄些，因而该处光敏膜图形11易被去掉，导致颈缩效应的发生。就是说，由于涂敷光敏膜的厚度随其下面形成的图形而异，若光强控制到足以使厚光敏膜区域曝光，那么由于品质低的布图构形所引起光的漫反射，会使薄的光敏膜区域曝光。
参照图2，解释当使用由一常规曝光掩模形成的光敏膜图形时的颈缩效应的另一实例。
首先，图2A表示一常规的曝光掩膜，由在一透明衬底100上所形成的纵向光栅图形3组成。
图2B表示在带有质低布局构形的半导体衬底50上形成一个光敏膜图形13。为将金属层刻成图形，通过在半导体衬底50上形成U形导电布线18、在该导电布线18上淀积一层绝缘膜(未图示)、在该绝缘膜上淀积一层金属层(未图示)、在该金属层上涂敷一光敏膜、用图2A的曝光掩模使该光敏膜曝光、再使该光敏膜显影形成光敏膜图形13。在金属层下面所形成的导电布线18使金属层呈现布图构形差异。因此，当光照射在光敏膜上时，从金属层的斜面上反射，在导电布线18与光敏膜图形13重叠的地方，去掉光敏膜图形13的一部分。就是说，在该重叠部位产生了颈缩效应14。
当在具有高反射率的图形或层，如带有品质低的布图构形的金属布线上形成光敏膜图形时，使用常规技术，往往会产生颈缩效应。
所以，本发明之目的在于，克服现有技术中所遇到的上述问题，提供一种防止颈缩效应并能获得精确尺寸光敏膜图形的曝光掩模。
根据本发明的方案，提供一种曝光掩模，由在透明衬底上所形成的多个分离的光栅图形和多个分离的辅助图形组成，各辅助图形位于两光栅图形之间，亦设在由于使用公知的曝光掩膜在质低的布图构形上形成光敏膜图形预料会发生颈缩效应的地方。
根据本发明的另一方案，提供一种曝光掩模，该掩模包括多个分离的光栅图形，亦用以在不平坦的布图构形上形成光敏膜图形，该不平坦的布图构形来源于在半导体衬底上设置U型导电布线、在该导电布线上淀积一层绝缘层、在该绝缘层上淀积一层金属层，再涂敷一层光敏膜这些步骤，按此方式，在光敏膜构图之后可使金属层构成图形，而所得到的金属图形在相对两端内侧可能与导电布线重叠，其特征在于，在光栅图形之间及导电布线端附近设置辅助图形之改进，减少入射光通过此处的强度，因而可防止入射光被布图构形斜面的漫反射。
参照附图，通过对本发明优先实施例的详细描述，会更加明了本发明的上述目的及其它优点。
图1A是表示常规曝光掩模的示意俯视图1B是表示用图1A的曝光掩模形成的光敏膜图形的示意俯视图。
图1C是表示在质低布图构形上具有颈缩效果的光敏膜图形，沿图1B的I—I线的示意剖面图；图2A是表示另一常规曝光掩模的示意俯视图；图2B是表示用图2A的曝光掩模所形成的在与下面图形重叠的地方带有颈缩效应的光敏图形的示意俯视图；图3A是表示根据本发明实施例1的曝光掩膜的示意俯视图；图3B是表示使用图3A的曝光掩模在品质低的布图构形上所形成的没有颈缩效应的光敏膜图形的剖面图；图4A是表示根据本发明实旋例2的曝光掩膜的示意俯视图；图4B是表示用图4A的曝光掩模在品质低的布图构形上所形成的没有颈缩效应的光敏膜图形的示意俯视图；图5A是表示根据本发明实施例3的曝光掩膜的示意俯视图；图5B是表示使用图5A的曝光掩模在品质低的布图构形上所形成的没有颈缩效应的光敏膜图形的示意俯视图。
通过参照附图，可更深刻了解本发明优选实施例的应用，其中相同的标号分别用于附图中相同的或相对应的部件。
首先参照图3A，图中表示本发明实施例1的曝光掩模，它包括在透明衬底100上形成的多个光栅图形1，并在每两个光栅之间设有辅助图形15。在用常规技术中可产生颈缩效应的区域30，用铬层或移相器形成辅助图形15，因而可以减弱通过两光栅图形之间的光强度。这里的辅助图形15的尺寸依光栅图形1而定，一般约0.1—0.2μm宽，约0.3—0.5μm长。由于辅助图形反映到半导体衬底上，曝光时将减少到1/5，形不成对应于辅助图形15的光敏膜图形。此外，还可通过布图构形的斜度和高度适当调节。
图3B是表示用图3A的曝光掩模形成的沿图3A的II—II线的光敏膜图形的剖面图。在半导体衬底50上的依次形成场氧化膜5、栅电极7及氧化膜9。此后，在所得结构上淀积一层导电层10，例如金属层。在导电层10上涂敷一光敏膜，用图3A的曝光掩膜曝光，经显影形成光敏膜图形11′，以便使导电层10刻图。由于辅助图形15的作用，减弱了质低的布图构形区域的入射光亦减弱了漫反射光，在光敏膜图形11′中不产生颈缩效应。
参照图4A，图中表示本发明第二个实施例的曝光掩膜。它包括在透明衬底100上的多个光栅图形3，在每两个光栅之间设有第一辅助图形15，以及在第一和最后光栅图形处设有第二辅助图形17。这些辅助图形可用铬层或移相层形成，位于在用常规技术预料会出现颈缩效应的区域。因而可以减弱在光栅图形1之间通过的光强。出于对光栅图形3的宽度的考虑，第一辅助图形15最好约0.1～0.2μm宽，约0.3～0.5μm长，而第二辅助图形17最好约0.1～0.2μm宽，约0.4～0.8μm长。此外，还可通过布图构形的斜度和高度做适当的调节。
图4B表示在带有质低布图构形的半导体衬底50上形成的无颈缩效应的光敏膜图形23。通过在半导体衬底50上形成U形导电布线18，例如多硅布线、在导电布线18上淀积金属层(未图示)、在金属层上涂敷光敏膜、用图4A的曝光掩膜使光敏膜曝光，以及使光敏膜显影而形成光敏膜图形23，以便对金属层刻图。
现在转向图5A，图中表示本发明第三个实施例的曝光掩模，它包括在透明衬底100上的多个带有各种不同形状“[]”的光栅图形3′。
图5B表示在带有质低布图构形的半导体衬底50上形成无颈缩效应的光敏膜图形33。通过在半导体衬底50上形成U型导电布线18、在该金层导电布线18上淀积绝缘层(未图示)、在绝缘层上淀积金属层(未示出)，在该金属层上涂敷光敏膜、用图5A的曝光掩模对光敏膜曝光、以及使光敏膜显影而形成光敏膜图形33，以便对金属层刻图。当光敏膜曝光时，让带有各种不同形状“[]”的光栅图形按下述方式对准，即让它与导电布线18在其相对两端重叠。由于该重叠，可以防止颈缩效应。光敏膜图形33与导电布线18的重叠尺寸约为0.5～1.0μm宽。此外，因邻近的光敏膜图形33由于其形状“[]”而相距更远，故在光敏膜图形内侧不产生颈缩效应。
如上所述，根据本发明的带有辅助图形或形状“[]”的曝光掩模能够形成宽度精确的防止颈缩效应发生的光敏膜图形。所以，本发明的曝光掩模对高集成度的半导体器件是有用的，亦能改善生产率和可靠性。
对于本领域的普通技术人员，在阅读前面的说明之后，会容易理解本文所公开的发明的其它特点、优点以及实施例。关于此点，虽然对本发明的具体实施例已做了相当详细的说明，但在不脱离所说明的和请求保护的发明精神和范畴，对这些实施例可进行各种变化和改型。
权利要求
1.一种曝光掩模，包括在透明衬底上的多个分离的光栅图形和多个分离的辅助图形，每个辅助图形位于每两个光栅图形之间并位于因使用公知的曝光掩模在质低的布图构形上形成光敏膜图形预料会出现颈缩效应的区域。
2.根据权利要求1的曝光掩模，其中所说的辅助图形是由铬层或移相器形成的。
3.根据权利要求1的曝光掩模，其中的辅助图形小到不能形成对应于它们的光敏膜图形。
4.根据权利要求3的曝光掩模，其中的辅助图形为约0.1～0.2μm宽，约0.3～0.5μm长。
5.在一种曝光掩模，包括多个分离的光栅图形，亦用以在不平坦的布图构形上形成光敏膜图形，该不平坦的布图构形来源于在半导体衬底上设置U型导电布线、在该导电布线上淀积一绝缘层、在该绝缘层上淀积一金属层，再涂敷一层光敏膜的步骤，按此方式，在光敏膜构图之后可使金属层构成图形，而所得到的金属图形在相对两端内侧可能与导电布线重叠，其特征在于，在光栅图形之间及导电布线端附近设置辅助图形，减少入射光通过此处的强度，因而可防止入射光被布图构形斜面的漫反射。
6.一种根据权利要求5的曝光掩模，其中所说的辅助图形是由铬层或移相器形成的。
7.一种根据权利要求5的曝光掩膜，其中的辅助图形的尺寸小到不能形成对应于它们的光敏膜图形。
8.一种根据权利要求7的曝光掩模，其中的辅助图形为约0.1～0.2μm宽，约0.3～0.5μm长。
9.一种曝光掩模，包括多个分离的光栅图形，用以在不平坦的布图构形上形成光敏膜图形，该不平坦的布图构形来源于在半导体衬底上设置U型导电布线、在该导电布线上淀积一绝缘层，在该绝缘层上绽积一金属层，再涂敷一层光敏膜的台阶，按此方式，在光敏膜构图之后可使金属层构成图形，而所得的金属图形在相对两端内侧可能与导电布线重叠，其特征在于，光栅图形是这样对准的，即让金属布线的一部分与导电布线重叠，因而可减弱通过此处的入射光的强度。
全文摘要
本发明公开一种用于半导体器件光刻工艺的曝光掩模。该曝光掩模由透明衬底上的多个分离的光栅图形和各个分离的辅助图形组成，每个辅助图形位于两个光栅图形之间，亦位于用公知的曝光掩模在质低布图构形上形成光敏膜图形预料出现颈缩效应的区域。
文档编号G03F1/68GK1116731SQ9510228
公开日1996年2月14日 申请日期1995年3月11日 优先权日1994年3月11日
发明者黄儁 申请人:现代电子产业株式会社