专利名称：基板处理方法
技术领域：
本发明涉及使用等离子体对基板实施规定处理的基板处理方法。
背景技术：
使用等离子体对作为基板的半导体晶片(以下简称“晶片”)实施规定的等离子体处理的基板处理装置，包括被减压的处理室；配置于该处理室内的载置台；与该载置台连接、向作为载置台的基座施加比较高的频率的高频电压(以下称为“HF(High Frequency,高频率)高频电压”)的HF高频电源；和与基座连接、向基座施加比较低的频率的高频电压(以下称为“LF(Low Frequency，低频率)高频电压”)的LF高频电源。
HF高频电压激励被导入处理室内的处理气体来产生等离子体。另外，LF高频电压在基座产生偏置电压。此时，在基座产生自偏压(self bias)，由于该基座的电位进行时间平均时成为负的电位，因此离子由该电位差引入基座。然而，已知在施加LF高频电压而在基座产生偏置电压的情况下，由于LF高频电压是正弦波，被引入到基座的离子的能量分布，如图9所示，具有能量比较低的峰和能量比较高的峰，并且扩展到某个程度的范围(例如参照专利文献I)。现有技术文献 专利文献专利文献I :日本特开2009-187975号公报(图14)
发明内容
发明要解决的课题然而，由能量比较低的离子进行的蚀刻各向同性较强，由能量比较高的离子进行的蚀刻各向异性较强，因此当施加LF高频电压而在基座产生偏置电压时，即使在蚀刻中想要使各向同性优先的情况下，蚀刻的各向异性也会变强，而即使在蚀刻中想要使各向异性优先的情况下，蚀刻的各向同性也会变强。其结果是，不能通过蚀刻来形成所希望的形状的孔和/或沟槽(trench)。S卩，存在当使用LF高频电压在基座产生偏置电压时，蚀刻的加工控制性不太好的问题。本发明的目的在于提供一种能够提高蚀刻的加工控制性的基板处理装置。解决课题的方法为了实现上述目的，本发明第一方面的基板处理装置，其特征在于，包括内部被减压的处理室；配置在该处理室内、载置基板的载置台；施加频率比较高的高频电压的第一高频电源；对上述载置台施加频率比较低的高频电压的第二高频电源；和对上述载置台施加矩形波状的直流电压的直流电压施加单元。本发明第二方面的基板处理装置，其特征在于在第一方面的基板处理装置中，还具备连接切换开关，该连接切换开关能够将上述直流电压施加单元和上述第二高频电源与上述载置台连接/分离。
本发明第三方面的基板处理装置，其特征在于在第一或第二方面的基板处理装置中，还具备低通滤波器，该低通滤波器将来自上述第一高频电源的上述频率比较高的高频电压遮断，上述第一高频电源与上述载置台连接，上述低通滤波器插入在上述第一高频电源和上述第二高频电源之间，以及上述第一高频电源和直流电压施加单元之间。本发明第四方面的基板处理装置，其特征在于在第一或第二方面的基板处理装置中，还具备配置在上述处理室内与上述载置台相对的相对电极，上述第一高频电源与上述相对电极连接。本发明第五方面的基板处理装置，其特征在于在第一 第四方面中的任一方面的基板处理装置中，上述比较高的频率是40MHz 300MHz，上述比较低的频率是380KHz 20MHz，上述直流电压的矩形波状的频率是3MHz以下。发明效果根据本发明，第二高频电源对载置台施加频率比较低的高频电压，直流电压施加 单元对载置台施加矩形波状的直流电压。在对载置台施加频率比较低的高频电压而在载置台产生偏置电压的情况下，能够得到扩展到某个程度的范围地分布、且具有能量比较低的峰和能量比较高的峰的离子能量分布。在对载置台施加矩形波状的直流电压而在载置台产生偏置电压的情况下，能够得到局部地存在且仅具有I个峰的离子能量分布。另外，蚀刻的各向异性的强度和各向同性的强度因离子能量分布中的峰的位置和数量改变。因此，通过调整来自第二高频电源的输出值和来自直流电压施加单元的输出值的比率，能够控制蚀刻中的各向异性的强度和各向同性的强度，由此能够提高蚀刻的加工控制性。
图I是概略表示本发明的第一实施方式的基板处理装置的结构的截面图。图2是概略表示图I中的直流电压施加单元的电路结构的图。图3是用于说明图I中的直流电压施加单元所施加的矩形波状的直流电压的图。图4是表示图I中的被引入到基座的离子的能量分布的图表。图5是概略表示图I的基板处理装置的变形例的结构的截面图。图6是概略表示本发明的第二实施方式的基板处理装置的结构的截面图。图7是表不图6中的连接切换开关的变形例的图，图7 (A)表不第一变形例，图7(B)表示第二变形例。图8是概略表示图6的基板处理装置的变形例的结构的截面图。图9是表示现有的基板处理装置中的被引入到基座的离子的能量分布的图表。符号说明W 晶片10、45、46 基板处理装置11 腔室12 基座18 HF高频电源20 LF高频电源22 低通滤波器
23 直流电压施加单元30 上部电极板47、49、50a、50b 连接切换开关
具体实施例方式以下，参照
本发明的实施方式。图I是概略表示本实施方式的基板处理装置的结构的截面图。本基板处理装置对作为基板的半导体装置用的晶片(以下简称“晶片”)实施等离子体处理。在图I中，基板处理装置10例如具有收容直径为300mm的晶片W的腔室11，该腔室11内配置有在上表面载置晶片W的圆柱状的基座12 (载置台)。在基板处理装置10，由腔室11的内侧壁和基座12的侧面形成侧方排气通路13。在该侧方排气通路13的中途配 置有排气板14。排气板14为具有多个贯穿孔的板状部件，作为将腔室11内部分隔成上部和下部的隔板发挥功能。在由排气板14分隔出的腔室11内部的上部(以下称为“处理室”)15的内部空间，如后述那样产生等离子体。另外，腔室11内部的下部(以下称为“排气室(manifold，歧管)16与排出腔室11内的气体的排气管17连接。排气板14捕捉或反射在处理室15中产生的等离子体,防止向歧管(manifold) 16泄漏。排气管17 与 TMP (Turbo Molecular Pump,润轮分子泵)和 DP (Dry Pump,干式泵)(均未图示)连接，这些泵对腔室11内进行抽真空来减压。具体而言，DP将腔室11内从大气压减压至中真空状态，TMP与DP协动将腔室11内减压至比中真空状态低的压力的高真空状态。此外，腔室11内的压力由APC阀(未图示)控制。HF高频电源18 (第一高频电源)经由HF匹配器19与腔室11内的基座12连接，HF高频电源18对基座12施加比较高的频率例如40MHz 300MHz的高频电压(以下称为“等离子体生成用高频电压”)。另外，LF高频电源20(第二高频电源)经由LF匹配器21和低通滤波器22与基座12连接，LF高频电源20对基座12施加比较低的频率例如380KHz 20MHz的高频电压(以下称为“偏置电压产生用高频电压”)。而且，直流电压施加单元23经由低通滤波器22与基座12连接，直流电压施加单元23对基座12施加后述的矩形波状的直流电压。被施加高频电压和直流电压的基座12作为下部电极发挥功能。在基板处理装置10中，由于从HF高频电源18到基座12的配线与从低通滤波器22到基座12的配线不相交，因此低通滤波器22在电路中，插入在HF高频电源18和LF高频电源20之间，以及HF高频电源18和直流电压施加单元23之间。HF匹配器19匹配等离子体和HF高频电源18之间的阻抗，提高对基座12施加等离子体生成用高频电压的施加效率，LF高频电源21匹配等离子体和LF高频电源20之间的阻抗，提高对基座12施加偏置电压产生用高频电压的施加效率。低通滤波器22遮断等离子体生成用高频电压，防止该等离子体生成用高频电压流入LF高频电源20和直流电压施加单元23。向基座12施加的等离子体生成用高频电压，激励后述的处理气体而在处理室15中产生等离子体，向基座12施加的偏置电压产生用高频电压和矩形波状的直流电压，在基座12产生偏置电压。如上所述，在基座12，由于偏置电压在负的区域变动，因此等离子体中的离子因电位差而被引入基座12。在基座12的上部周缘部以该基座12的中央部分向图中上方突出的方式形成有台阶。在该基座12的中央部分的前端配置有静电卡盘25，该静电卡盘25为在内部具有静电电极板24的电介质，为例如由陶瓷构成的圆板状。静电电极板24与直流电源(未图示)连接，当对静电电极板24施加正的直流电压时，在晶片W的静电卡盘25 —侧的面(以下称为“背面”)产生负电位，而在静电电极板24和晶片W的背面之间产生电位差。静电电极板24和晶片W的背面之间的电位差使作为静电力的库仑力或约翰逊-拉别克力(Johnson-Rahbek)产生，晶片W通过静电力被吸附保持于静电卡盘25。另外，基座12在内部具有由致冷剂流路构成的冷却机构(未图不)，该冷却机构通过吸收与等离子体接触而温度上升的晶片W的热，防止晶片W的温度超过所希望的温度。基座12在考虑传热效率和电极功能的基础上为由导电体例如铝构成，但是为了防止导电体向产生等离子体的处理室15内暴露，该基座12的侧面被由电介质例如石英(SiO2)构成的侧面保护部件26覆盖。 进而，在基座12的上部，以包围被吸附保持于静电卡盘25的晶片W的方式，将环状的聚焦环27载置于基座12的台阶和侧面保护部件26，进而，以包围聚焦环27的方式将屏蔽环28载置于侧面保护部件26。聚焦环27由硅(Si)或碳化硅(SiC)构成，并且等离子体的分布区域不仅在晶片W上，还扩展到该聚焦环27上。在腔室11的顶部，以与基座12相对的方式配置有喷淋头29。喷淋头29包括表面被绝缘膜覆盖的导电体或单质的半导体例如由硅构成的圆板状的上部电极板30(相对电极)；能够安装、拆卸地吊支该上部电极板30的冷却板31 ;和覆盖该冷却板31的盖体32。上部电极板30由具有在厚度方向上贯穿的多个气孔33的圆板状部件构成，并且电接地，因此上部电极板30的电位为接地电位。在冷却板31的内部设置有缓冲室34，该缓冲室34与处理气体导入管35连接。基板处理装置10还具备控制部36，该控制部36根据内置的存储器等中存储的程序来控制各结构要素的动作，执行等离子体蚀刻处理。具体而言，控制部36控制各结构要素的动作，将从处理气体导入管35供给到缓冲室34的处理气体导入处理室15的内部空间，通过对HF高频电源18施加的等离子体生成用高频电压激励该导入的处理气体，生成等离子体，通过由LF高频电源20和直流电压施加单元23在基座12产生的偏置电压，将等离子体中的离子向晶片W引入，或者使等离子体中的自由基到达晶片W，对该晶片W实施等离子体蚀刻处理。图2为概略表示图I中的直流电压施加单元的电路结构的图。在图2中，直流电压施加单元23具有从与低通滤波器22连接的配线37分出的2条接地配线38、39。接地配线38在与配线37的分支点37a到接地40之间依次具有例如由FET(Field Effect transistor,场效应晶体管)构成的开关元件41和直流电源42,接地配线39在从分支点37a到接地43之间具有例如由FET构成的开关元件44。在直流电压施加单元23中，开关元件41、44同步反复地导通/断开，具体而言，开关元件41为导通的期间，开关元件44断开，开关元件44为导通的期间，开关元件41断开。其结果是，从直流电压施加单元23施加的直流电压如图3所示呈矩形波。此处，由于直流电源42的负极与分支点37a —侧的接地配线38连接，因此从直流电压施加单元23施加的直流电压的矩形波呈现规定的负电位例如-500V和接地电位反复的矩形波。在基板处理装置10中，直流电压施加单元23控制开关元件41、44的导通/断开的定时，将频率为3MHz以下的矩形波状的直流电压施加于基座12。然而，在从LF高频电源20向基座12施加偏置电压产生用高频电压的情况下，在基座12产生偏置电压，但是如上所述，由于基座12带负电，因此偏置电压在负的区域中变动，等离子体中的负离子通过与负的偏置电压的电位差而被引入基座12。此时，离子的加速度根据电位差变化，因此被引入基座12的离子的能量也根据与偏置电压的电位差变化。此处，从LF高频电源20施加的偏置电压产生用高频电压呈正弦波，因此偏置电压也呈正弦波。在呈正弦波的电压变动中，电压停留在最小电压附近和最大电压附近的时间较长，因此离子和偏置电压的电位差为最大的时间和该电位差成为最小的时间变长。其结果是，被引入到基座12的离子的能量成为最大的时间和成为最小的时间变长，如图4的图表中由虚线所示的那样，在该离子的能量分布中产生最大值附近的峰和最小值附近的峰。 另外，偏置电压在正弦波的最大值和最小值之间逐渐变化，因此离子和偏置电压的电位差也逐渐变化。其结果是，离子能量也在最大值和最小值之间逐渐变化，因此离子能量如在图4的图表中虚线所示的那样，遍及由最大值和最小值规定的范围地分布。另一方面，在从直流电压施加单元23向基座12施加直流电压的情况下，也在基座12产生在负的区域变动的偏置电压，但是由于该直流电压呈矩形波，因此该偏置电压也呈矩形波。此时，由于偏置电压呈矩形波，因此在偏置电压仅存在最大值和最小值，但是此处，当使偏置电压中的最大值的电位与离子的电位相同时，仅有与偏置电压的最小值的电位差作用于离子。其结果是，在被引入基座12的离子的能量分布中，如在图4的图表中由实线所示的那样，仅存在和与偏置电压的最小值的电位差对应的峰。即，如果从直流电压施加单元23对基座12施加直流电压，则被引入基座12的离子的能量分布仅具有I个峰，并且不扩展地局部存在。在本实施方式中，根据等离子体蚀刻处理的内容，分别进行从LF高频电源20的偏置电压产生用高频电压的施加和从直流电压施加单元23的直流电压的施加。具体而言，根据等离子体蚀刻处理的内容，调整来自LF高频电源20的输出值和来自直流电压施加单元23的输出值的比率。例如高频电压与直流电压相比能够容易地实现高的电压值，由此，能够增大偏置电压和离子的电位差，由能量较高的离子进行蚀刻，因此在提高来自LF高频电源20的输出值的比例的情况下，通过由能量较高的离子进行蚀刻，能够对难以蚀刻的材料进行蚀刻。另一方面，在提高来自直流电压施加单元23的输出值的比例的情况下，离子能量分布仅具有I个峰，并且不扩展，因此能够防止各向同性的蚀刻和各向异性的蚀刻混在一起，而且，通过变更偏置电压的最小值，能够变更离子能量分布中的峰的位置，因此能够仅加强等离子体蚀刻处理中的各向异性和各向同性中的任意一方。根据本实施方式的基板处理装置10，LF高频电源20对基座12施加正弦波状的偏置电压产生用高频电压，直流电压施加单元23对基座12施加矩形波状的直流电压。在对基座12施加偏置电压产生用高频电压而在基座12产生偏置电压的情况下，如在图4的图表中由虚线所示的那样，能够得到遍及由最大值和最小值规定的范围地分布并且具有最小值附近的峰和最大值附近的峰的离子能量分布，在对基座12施加矩形波状的直流电压而在基座12产生偏置电压的情况下，能够得到局部存在并且仅具有I个峰的离子能量分布。另外，蚀刻的各向异性的强度和各向同性的强度根据离子能量分布中的峰的位置和数量改变。因此，通过调整来自LF高频电源20的输出值和来自直流电压施加单元23的输出值的比率，能够控制蚀刻中的各向异性的强度和各向同性的强度，由此能够提高蚀刻的加工控制性。另外，在上述基板处理装置10中，低通滤波器22插入在HF高频电源18和LF高频电源20之间，以及HF高频电源18和直流电压施加单元23之间，因此能够防止等离子体生成用高频电压从HF高频电源18向LF高频电源20和直流电压施加单元23流入，能够防止LF高频电源20和直流电压施加单元23被等离子体生成用高频电压破坏。而且，LF高频电源20和直流电压施加单元23能够共用低通滤波器22，由此，能够简化基板处理装置10的电路结构。图5为概略表示图I的基板处理装置的变形例的结构的截面图。
在图5的基板处理装置45中，HF高频电源18经由HF匹配器19与上部电极板30而不是与基座12连接。另外，LF高频电源20仅经由LF匹配器21与基座12连接，并且直流电压施加单元23与基座12直接连接。其他结构与基板处理装置10相同，在图5中对与基板处理装置10对应的要素和部分附加相同的附图标记。在基板处理装置45中，HF高频电源18不与基座12连接，因此来自HF高频电源18的等离子体生成用高频电压不会经由基座12向LF高频电源20和直流电压施加单元23流入。因此，在基板处理装置45中，无需在基座12和LF高频电源20之间，以及基座12和直流电压施加单元23之间设置低通滤波器22，由此，能够简化基板处理装置45的电路结构。接着，说明本发明的第二实施方式的基板处理装置。图6概略表示本实施方式的基板处理装置的结构的截面图。本实施方式的基板处理装置46，除下面说明的连接切换开关47以外的结构与图I的基板处理装置10相同，在图6中，对与基板处理装置10对应的要素和部分附加相同的附图标记。在上述图I的基板处理装置10中，直流电压施加单元23与基座12连接，但是在直流电压施加单元23中，与低通滤波器22连接的配线37通过2个接地配线38、39接地，因此在直流电压施加单元23总是与基座12连接的情况下，基座12的电位接近接地电位，电浮游的晶片W和基座12的电位差变大，有在晶片W和基座12之间广生异常放电的可能性。另外，在基板处理装置10中，直流电压施加单元23经由LF匹配器21与LF高频电源20连接，因此来自LF高频电源20的偏置电压产生用高频电压向直流电压施加单元23流入，有直流电压施加单元23内的开关元件41、44被由偏置电压产生用高频电压引起的高负荷破坏的可能性。与此对应，图6的基板处理装置46包括位于连接低通滤波器22和LF匹配器21的配线48与直流电压施加单元23之间的连接切换开关47。连接切换开关47是具有开闭自由的开关元件的开关，能够使直流电压施加单元23与LF高频电源20和基座12连接、分离，在不需要施加来自直流电压施加单元23的直流电压的等离子体蚀刻处理、例如由能量高的离子进行的蚀刻处理的期间，将直流电压施加单元23与LF高频电源20和基座12分离。另外，在仅加强各向异性和各向同性中的任一方的等离子体蚀刻处理的期间，将直流电压施加单元23与LF高频电源20和基座12连接。S卩，在基板处理装置46中，根据需要将直流电压施加单元23与基座12分离，由此能够防止基座12经由直流电压施加单元23接近接地电位，进而防止发生由基座12和晶片W的电位差的扩大引起的异常放电，并且，通过根据需要将直流电压施加单元23与LF高频电源20分离，能够防止偏置电压产生用高频电压从LF高频电源20向直流电压施加单元23流入，进而防止该直流电压施加单元23内的开关元件41、44被破坏。在图6的基板处理装置46中，连接切换开关47插入在配线48和直流电压施加单元23之间，但是连接切换开关的形态不限于此。例如基板处理装置46也可以如图7(A)所示具备连接切换开关49，该连接切换开关49配置在低通滤波器22与LF匹配器21及直流电压施加单元23之间，能够选择低通滤波器22与经由LF匹配器21的LF高频电源20的连接、和低通滤波器22与直流电压施加单元23的连接中的任一方，或者如图7(B)所示具备连接切换开关50a和连接切换开关50b，该连接切换开关50a配置在低通滤波器22与LF、匹配器21之间，能够控制低通滤波器22与经由LF匹配器21的LF高频电源20的连接/分离，该连接切换开关50b配置在低通滤波器22与直流电压施加单元23之间，能够控制低通滤波器22与直流电压施加单元23的连接/分离。另外，如图8所示出，HF高频电源18经由HF匹配器19与上部电极板30而不是基座12连接，LF高频电源20仅经由LF匹配器21与基座12连接，并且直流电压施加单元23也可以仅经由连接切换开关47与基座12连接。由此，能够与图5的基板处理装置45同样地，无需设置低通滤波器22，由此，能够简化基板处理装置46的电路结构。以上，针对本发明，使用上述各实施方式进行了说明，但是本发明不限于上述各实施方式。本发明的目的也能够通过如下方式来实现将存储有实现上述实施方式的功能的软件程序的存储介质向计算机等供给，计算机的(PU读取存储在存储介质中的程序并执行该程序。在这种情况下，从存储介质读出的程序自身执行上述实施方式的功能，程序和存储有该程序的存储介质构成本发明。另外，作为用于供给程序的存储介质，例如是RAM、NV-RAM、软盘(floppy，注册商标)、硬盘、光盘、CD-ROM、CD-R、CD-RW、DVD (DVD-ROM、DVD-RAM、DVD-RM、DVD+Rff)等光盘、磁带、非易失性存储卡、其他ROM等能够存储上述程序的存储介质即可。或者，上述程序也可以通过从与互联网、商用网络或者局域网等连接的未图示的其他计算机和数据库等下载供给到计算机。另外，也包括以下情况通过执行由计算机的CPU读出的程序，不仅能够实现上述各实施方式的功能，还能够基于该程序的指示，在CPU上由工作的0S(operating system,操作系统)等执行实际处理的一部分或全部，通过该处理实现上述实施方式的功能。进而，也包括以下情况将从存储介质读出的程序写入被插入到计算机中的功能扩展板卡或与计算机连接的功能扩展单元所具备的存储器中之后，根据该程序的指示，由该功能扩展板卡或功能扩展单元所具备的CPU等执行实际处理的一部分或全部，通过该处理实现上述实施方式的功能。上述程序的形式也可以由目标代码、通过翻译器 (interpreter)执行的程序和被供给到OS的脚本数据(script data)等形式构成。
权利要求
1.一种基板处理装置，其特征在于，包括 内部被减压的处理室； 配置在该处理室内、载置基板的载置台； 施加频率比较高的高频电压的第一高频电源； 对所述载置台施加频率比较低的高频电压的第二高频电源；和 对所述载置台施加矩形波状的直流电压的直流电压施加单元。
2.如权利要求I所述的基板处理装置，其特征在于 还具备连接切换开关，该连接切换开关能够将所述直流电压施加单元和所述第二高频电源与所述载置台连接/分离。
3.如权利要求I或2所述的基板处理装置，其特征在于 还具备低通滤波器，该低通滤波器将来自所述第一高频电源的所述频率比较高的高频电压遮断， 所述第一高频电源与所述载置台连接， 所述低通滤波器插入在所述第一高频电源和所述第二高频电源之间，以及插入在所述第一高频电源和直流电压施加单元之间。
4.如权利要求I或2所述的基板处理装置，其特征在于 还具备相对电极，该相对电极配置在所述处理室内，与所述载置台相对， 所述第一高频电源与所述相对电极连接。
5.如权利要求I 4中任一项所述的基板处理装置，其特征在于 所述比较高的频率是40MHz 300MHz，所述比较低的频率是380KHz 20MHz，所述直流电压的矩形波状的频率是3MHz以下。
全文摘要
本发明提供一种能够提高蚀刻的加工控制性的基板处理装置。基板处理装置(10)包括内部被减压的腔室(11)；配置在该腔室(11)内、载置晶片(W)的基座(12)；对基座(12)施加等离子体生成用高频电压的HF高频电源(18)；对基座(12)施加偏置电压产生用高频电压的LF高频电源(20)；和对基座(12)施加矩形波状的直流电压的直流电压施加单元(23)。
文档编号H01J37/32GK102737942SQ20121009186
公开日2012年10月17日 申请日期2012年3月30日 优先权日2011年3月31日
发明者大瀬刚, 山田纪和, 桧森慎司 申请人:东京毅力科创株式会社