专利名称：已封装电子元件整合测试方法
技术领域：
本发明有关于一种已封装电子元件整合测试方法，尤其是指平面无导脚封装(QFN，Quad flat no-lead)，具有改善传统已封装电子元件测试技术的能力，该已封装电子元件非测试面朝下方法黏贴于测试载板上，使导电脚位朝向有测试空间的方位，以对复数个已黏贴于测试载板上的已封装电子元件进行测试步骤，方便分级包装，能提升测试效率，节省工时成本，能简化测试程序，提升效率，可具有低成本改善而有大效果的发明，可用于大多数已封装电子元件测试生产线的场所。
背景技术：
在半导体制程上，主要可分成IC设计、晶圆制程(WaferFabrication，简称Wafer Fab)、晶圆测试(Wafer Probe)，及晶圆封装(Packaging)。晶圆测试是对芯片上的每个晶粒进行针测，在检测头装上以金线制成细如毛发的探针(probe)，与晶粒上的接点(pad)接触，测试其电气特性，不合格的晶粒会被标上记号，而后当芯片依晶粒为单位切割成独立的晶粒时，标有记号的不合格晶粒会被淘汰，不再进行下一个制程，以免徒增制造成本。晶圆封装，是整个半导体制程中的最后一道手续，它主要是将切割出来的单颗IC包入封装材质之中。
对已封装的电子元件测试生产线效率提升是各种的芯片封装代工厂商积极研发及建构的项目，其所使用的技术方式如生产流程改善的使用等等可适用于各种芯片封装测试的场所，以使得降低成本及工时成本需求得以达成；目前为止测试流程改善可以说是非常重要的改善项目，因为芯片封装测试的机台多为精密工业专门制做的机械，略有更改，往往代价高昂，但是可以配合固有的机台特性做出外围流程的改善，相对成本较低而且成效显著。尤其是封装前后有可能对芯片的特性有所影响，所以晶圆级测试经常只能保证部份产品品质，有必要做封装后测试以利分级，且同一系列而略有差别的芯片电路或不同产品的芯片电路往往有可能做布局(layout)时做在同一片晶圆上，因此切割及封装后的已封装电子元件，无论是品质或产品分类都有必要寻找一种快速有效率的产品测试分级方法。
一般常见的封装分类有双排标准封装(DIP，Dual in-linepackage)、芯片尺寸封装(CSP，Chip Size Package)、小外型封装(SOP，Small Outline Package)、平面无导脚封装(QFN，Quad flat no-lead，DFN，与Dual flat no-lead属同一系列)、塑料有导线芯片载体封装(PLCC，Plastic Leaded Chip Carrier)、球门阵列封装(BGA，Ball GridArray)，比较特别的是覆晶封装(FCP)及各种发展中的客制化(customized)封装。广义的半导体封装亦包括发光二极管光传感器及特殊IC封装，依不同产业需要及半导体元件特质而有不同领域的应用。
请参考图1A为底面平面无导脚封装(QFN)及图1B为双排式底面平面无导脚封装(DFN)，此处用以说明已知的已封装电子元件封装构造，一般具有顶面，该顶面一般不具电路接点，电路接点可为侧向导脚或接点，亦可为底面接点(如图1A中的四排方块及图1B中的二排方块为接点)，然而此已封装电子元件封装后的测试须要先固定分别的小颗颗粒状芯片再加以测试，一般为较复杂烦琐的流程，尤其是测试速度较慢。因此有必要研发出一种利于封装后测试及容易附加强大功能且精度易于控制的封装后测试流程来符合实际应用的要求。
因此为使生产的程序能够改善，且能持续高品质及高效率运作，有必要配合实际状态研发新生产流程及新测试构造而以已封装电子元件顶面朝下方法黏贴于测试载板上(该测试载板可为业界常用的芯片辅助膜片-blue tape或类似材料)，使导电脚位朝向有测试空间的方位，以对复数个已黏贴于测试载板上的已封装电子元件进行测试步骤，使得测试品质及功能提高，因为在已封装电子元件贴附于测试载板的贴合方式可明确固定已封装电子元件以方便测试程序自动化；并且可使用不可扩张的材料用以黏贴已封装电子元件于预定位置的金属固定区，如此可使多颗芯片同时具有高对位精度，而测试效率亦可提升，配合进一步架构各外围机具，并符合工业工程的流程排配原理，因此寻找出一种更方便的技艺使得本发明能够具有处理多方面各种已封装电子元件测试的状况能力，因此研发出本发明来达成上述的需求。
发明内容
本发明的主要目的在于提供一种已封装电子元件整合测试方法，也就是新测试流程方法，而且可以高效率的架构及以配合相关的较方便专用外围自动机施行，可用于已封装电子元件封装产品的测试场所，可以提供快速测试及精确分级包装(成芯片料带)的效果。
为了达成上述目的，本发明将已封装电子元件顶面朝下方法黏贴于测试载板上(该测试载板可为业界常用的芯片辅助膜片-blue tape或类似材料)，使导电脚位朝向有测试空间的方位，以对复数个已黏贴于测试载板上的已封装电子元件进行测试步骤，使得测试品质及功能提高，因为在已封装的已封装电子元件贴附于测试载板的贴合方式可明确固定芯片以方便测试程序自动化；并且可使用黏胶来黏贴该复数个已封装的已封装电子元件，如此可使多颗芯片同时具有高对位精度，而测试效率亦可提升，更有助于芯片分装料带所需的不同等级及不同种类产品分类，及计算机程序弹性调整测试及包装的生产线。
本发明方法包含将复数个或整片复数个封装好的已封装电子元件固定于测试载板上；将该已固定该已封装电子元件的测试载板进行测试并记录每一已封装电子元件的测试资料；其中该已封装电子元件的测试资料包括于测试完毕编成的所有已封装电子元件的菜单，能以影像或文字资料显示及储存；依照该影像或文字资料将该已封装电子元件分类，以分类结果进行包装。
为了能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明，然而所记载内容仅提供参考与说明用，并非用来对本发明加以限制。
图1A为平面无导脚封装(QFN)示意图；图1B为双排式平面无导脚封装(DFN)示意图；图2A为本发明实施的方法将已封装电子元件固定于测试载板上的步骤示意图，且为整片复数个的状况；图2B为本发明实施的方法将已封装电子元件固定于测试载板上的步骤示意图，且为复数个的状况；图3为本发明实施的方法已固定该已封装电子元件的测试载板进行芯片测试步骤示意图；图4为本发明实施的方法中每一已封装电子元件的测试资料表格包括测试后依据芯片功能所指定的包装卷料号示意图；图5为本发明该已封装电子元件的测试资料包括于测试完毕编成的所有已封装电子元件的菜单，能以影像或文字资料显示及储存示意图；图6为本发明实施方法依照测试资料影像或文字资料将该已封装电子元件分类，以分类结果进行包装步骤示意图；图7为本发明实施的方法施行后包装后的芯片料带卷示意图；及图8为本发明方法流程图。
图中符号说明已封装电子元件10固定芯片流程总合示意的机器12
余料 14测试载板 20托盘 30工业计算机40测试专用机42分类及包装流程总合示意的机器 50具体实施方式
请参考以下所述的为本发明运作原理，其中本发明将已封装电子元件10无对外电通测试点的面(可为顶面)朝下方法黏贴于测试载板20上(该测试载板20可为业界常用的芯片辅助膜片-blue tape或类似材料)，使导电脚位朝向有测试空间的方位，以对复数个已黏贴于测试载板20上的已封装电子元件10进行测试步骤，使得测试品质及功能提高，因为在已封装的已封装电子元件10贴附于测试载板20的贴合方式可明确固定及整合已封装电子元件10以方便测试程序自动化；使用不可扩张的材料用以黏贴已封装电子元件10于预定位置的金属固定区，如此可使多颗芯片同时具有高对位精度，而测试效率亦可提升(散装的芯片单颗测试时效率不高且器具-fixture不易设计及维修，整合后排列好的已封装芯片具优良的测试便利性)，更有助于芯片分装料带所需的不同等级及不同种类产品分类。请参考图8本发明方法流程图描述本发明的步骤。
请参考图3到图7及图2A或图2B，本发明已封装电子元件的整合测试方法包含以下步骤将复数个或整片复数个封装好的已封装电子元件10固定于测试载板20上(如图2B复数个或图2A包含余料14的整片复数个)；将该已固定该已封装电子元件10的测试载板20进行芯片测试并记录每一已封装电子元件10的测试资料(图3到图4)；其中该已封装电子元件的测试资料包括于测试完毕编成的所有已封装电子元件的菜单，能以影像或文字资料显示及储存(图5)；依照该影像或文字资料将该已封装电子元件分类，以分类结果进行包装(图6到图7)。其中复数个封装好的已封装电子元件10固定于测试载板20上后可以一托盘30(carrier)装载，并放入移动柜架(Movable magazine)，以方便通过整个测试流程步骤。
请参考图2到图7进一步说明本发明的实施例变化，其中该封装好的已封装电子元件10可为平面无导脚封装(QFN)或双排式平面无导脚封装(DFN)或芯片尺寸封装(CSP)、小外型封装(SOP)；其中已封装电子元件10固定于测试载板20上的步骤可分为下列步骤(图8为本发明方法流程图)(1)在测试载板上复数个预定位置涂布黏胶(S102)；(2)放置该复数个封装好的已封装电子元件10于各相关的复数个预定位置(S104)；(3)进行该黏胶固化程序(该图2的机器仅为一固定芯片流程总合示意的机器(S106)；其中该复数个预定位置可为矩阵形状排列；其中该黏胶可为紫外线固化胶，且该黏胶固化程序为照射紫外线于该复数个预定位置；其中该黏胶可为热催化固化(或熟化)胶，且该黏胶固化程序为加热于该复数个预定位置，且该热催化温度低于该已封装电子元件容忍温度(一般能过SMT生产线的芯片封装都有一定程度以上的耐热能力)；其中该已封装电子元件的测试方法包括使用一预定的芯片分级规格表或芯片种类辨试规格表(此两类表格一般可由批次生产的晶圆代工厂或封装场本身生产数据取得，再输入芯片测试专用机42的工业计算机40控制器中)对每一固定后的已封装电子元件10做功能测试(图3中上方的测试专用机42及工业计算机40仅为示意，一般都会有移动柜架(Movable magazine)出入口，本发明可能的测试机针对已封装电子元件10固定于测试载板20上并以一托盘30(carrier)承载状况，对于矩阵形排列的已封装电子元件10可有多种尺寸及多种排列的探针组，以做快速测试)；其中该已封装电子元件10的测试方法包括使用可变换位置或角度的探针以针对不同种类已封装电子元件10或同一种已封装电子元件10的电路测试点做测试；其中每一已封装电子元件10的测试资料包括测试后依据芯片功能所指定的包装卷料号(Bin No，请参考图4的实施例)或批号；其中该将复数个封装好的已封装电子元件10固定于测试载板20上的步骤可使用印刷黏胶装置(可类似SMT的锡膏印刷的机构)，已封装电子元件10放置装置(可类似SMT的芯片取放装置)及黏胶熟化装置(可使用的类似机构常见于电子装置的组装流程中)先后运作完成；其中以分类结果进行包装的步骤(该图6的机器仅为一分类及包装流程总合示意的机器50)使用测试载板裁断装置(可类似发光二极管或光传感器的基板裁断装置)，已封装电子元件取放装置(传统机台)及料带包装装置(传统机台)先后运作完成。
本发明的实施例不限于平面无导脚封装(QFN)及双排式平面无导脚封装(DFN)，其它类似或兼容的封装构造亦可以此法测试，提升测试精度及封装品质。
须知本发明具有以下的优点1.对位精准，方便测试自动化本发明由印刷黏胶及将已封装电子元件压合于测试载板的上得到实践，可减少定位误差，进而提升测试自动化机具的设计方便性，使得经济效果达成。
2.分类包装容易计算机分类整理测试资料，使得本发明更有助于芯片分装料带所需的不同等级及不同种类产品分类。
3.制程机器设备成本低制程方便施行使设备成本自然减少而易于取得，且类似机构业界的维修经验相当丰富。(如印刷黏胶的设备)4.弹性调整测试产线可以及计算机程序弹性调整测试及包装的生产线，如不同批次产品采用不同测试程序及测试探针。
以上所述的，仅为本发明的较佳可行实施例，非因此即局限本发明的专利范围，故举凡应用本发明说明书或附图内容所为的等效变化，均同理皆包含于本发明的范围内，以保障发明者的权益，于此陈明。
权利要求
1.一种已封装电子元件整合测试方法，其特征是，包含下列步骤将复数个封装好的已封装电子元件固定于测试载板上；将该已固定该已封装电子元件的测试载板进行芯片测试并记录每一已封装电子元件的测试资料；其中该已封装电子元件的测试资料包括于测试完毕编成的所有已封装电子元件的菜单，能以影像或文字资料显示及储存；依照该影像或文字资料将该已封装电子元件分类，以分类结果进行包装。
2.如权利要求1所述的已封装电子元件整合测试方法，其特征是，该封装好的已封装电子元件为平面无导脚封装或双排式平面无导脚封装或芯片尺寸封装、小外型封装。
3.如权利要求1所述的已封装电子元件整合测试方法，其特征是，已封装电子元件固定于测试载板上的步骤可分为下列步骤在测试载板上复数个预定位置涂布黏胶；放置该复数个封装好的已封装电子元件于各相关的复数个预定位置；进行该黏胶固化程序。
4.如权利要求3所述的已封装电子元件整合测试方法，其特征是，该复数个预定位置为矩阵形状排列。
5.如权利要求3所述的已封装电子元件整合测试方法，其特征是，该黏胶为紫外线固化胶，且该黏胶固化程序为照射紫外线于该复数个预定位置。
6.如权利要求3所述的已封装电子元件整合测试方法，其特征是，该黏胶为热催化固化胶，且该黏胶固化程序为加热于该复数个预定位置，且该热催化温度低于该已封装电子元件容忍温度。
7.如权利要求1所述的已封装电子元件整合测试方法，其特征是，该已封装电子元件的测试方法包括使用一预定的芯片分级规格表或芯片种类辨试规格表对每一固定后的已封装电子元件做功能测试。
8.如权利要求1所述的已封装电子元件整合测试方法，其特征是，该已封装电子元件的测试方法包括使用可变换位置或角度的探针以针对不同种类已封装电子元件或同一种已封装电子元件的电路测试点做测试。
9.如权利要求1所述的已封装电子元件整合测试方法，其特征是，每一已封装电子元件的测试资料包括测试后依据芯片功能所指定的包装卷料号或批号。
10.如权利要求3所述的已封装电子元件整合测试方法，其特征是，该将复数个封装好的已封装电子元件固定于测试载板上的步骤使用印刷黏胶装置，已封装电子元件放置装置及黏胶熟化装置先后运作完成。
11.如权利要求9所述的已封装电子元件整合测试方法，其特征是，以分类结果进行包装的步骤使用测试载板裁断装置，已封装电子元件取放装置及料带包装装置先后运作完成。
全文摘要
本发明为一种已封装电子元件整合测试方法，该方法具有改善传统的已封装电子元件测试技术的能力，该已封装电子元件非测试面朝下方法黏贴于测试载板上，使导电脚位朝向有测试空间的方位，以对复数个已黏贴于测试载板上的已封装电子元件进行测试步骤，方便分级包装，具有可程序化与省工时易于量产测试分级的特质，能提升生产分级包装成料带能力，节省工时成本。
文档编号G01R31/26GK1808123SQ20051000386
公开日2006年7月26日 申请日期2005年1月19日 优先权日2005年1月19日
发明者陈桂标, 赖灿雄 申请人:久元电子股份有限公司