专利名称：集成传输电路与方法
技术领域：
本发明是有关一种集成传输电路与方法，特别是一种将多种应用电路集成于一芯片的集成传输电路与方法。
背景技术：
高速外设元件互连总线(peripheral component interconnect express, PCI express)是一种成熟的高速传输接口，其具有消耗功率低、传输效能高、所需的接脚数(pin count)少等优点。目前市面上的计算机系统(如，笔记本型计算机或桌上型计算机)，大多具有支持 PCI express接口的功能。而多种的应用电路，例如10/100Mbit以太网络芯片、Gigabit 以太网络芯片...等，皆可通过PCI express接口与计算机系统的芯片组做连接。然而，以 目前的技术，各个应用电路是分别地设计专属的PCI express接口来与芯片组进行连接，且 芯片组也必需考虑产品上应用电路的数目，相对应地设计多个PCI express接口来耦接至 不同的应用电路上。如此一来，将造成芯片组的设计成本增加。再者，加上计算机系统主机 板尺寸的限制，PCI express的连接端口(port)数目的增加，使得必须扩大计算机主机板 的尺寸，不符合电子产品朝向轻薄化发展的趋势。
发明内容
有鉴于此，本发明提出一种集成传输电路与方法。通过本发明所提出的电路或方 法可减少PCI express连接端口的使用数目，并可同时缩小计算机主机板的板材尺寸。本发明提出一种集成传输电路，通过传输接口以传输输出数据，该集成传输电路 包含第一应用电路、第二应用电路、媒体存取控制电路及物理层电路。第一应用电路用以 接收并处理第一数据以输出第一处理数据。第二应用电路用以接收并处理第二数据以输出 第二处理数据。媒体存取控制电路耦接至第一应用电路与第二应用电路，用以对第一处理 数据与第二处理数据进行编码，以输出编码数据。物理层电路耦接至媒体存取控制电路，接 收编码数据以输出该输出数据至传输接口。其中，媒体存取控制电路交互编码第一处理数 据与第二处理数据以输出编码数据至物理层电路。本发明亦提出一种集成传输方法，通过传输接口以传输输出数据，包含下列步骤 接收并处理第一数据以输出第一处理数据；接收并处理第二数据以输出第二处理数据；提 供媒体存取控制电路，交互编码第一处理数据与第二处理数据，而输出编码数据；耦接物理 层电路至媒体存取控制电路，接收编码数据以输出该输出数据至传输接口。有关本发明的较佳实施例及其功效，兹配合图式说明如后。
图1为本发明集成传输电路的第一实施例示意图。图2为本发明集成传输电路的第二实施例示意图。
图3为本发明集成传输电路的第三实施例示意图。图4为本发明集成传输电路的第四实施例示意图。图5为本发明集成传输方法的流程图。[主要元件标号说明]1 集成传输电路10:第一应用电路20:第二应用电路30:媒体存取控制电路32:第一缓冲器34:第二缓冲器40:物理层电路50:传输接口60 芯片组61、62、63 连接端口70:第三应用电路80:中央处理单元
具体实施例方式请参照「图1」，该图所示为本发明集成传输电路的第一实施例示意图。本发明所 提出的集成传输电路1，通过传输接口 50以传输输出数据，该集成传输电路1包含第一应 用电路10、第二应用电路20、媒体存取控制电路30、物理层电路40。第一应用电路10用以接收并处理第一数据Sil以输出第一处理数据Spl。第二应 用电路20用以接收并处理第二数据Si2以输出第二处理数据Sp2。以一实施例而言，第一应 用电路10可为卡片阅读机电路(card reader)，第二应用电路20可为以太网络(10M/100M/ Giga bit Ethernet)控制器。或者，第一应用电路10可为以太网络控制器，第二应用电路 20可为无线网络(WLAN)控制器等。需注意的是，第一应用电路10与第二应用电路20在功 能上是不相同的。媒体存取控制(media access control, MAC)电路30耦接至第一应用电路10与 第二应用电路20，用以对第一处理数据Spl与第二处理数据Sp2进行编码，进而输出编码数 据Se。物理层(physical layer,PHY)电路40耦接至媒体存取控制电路30，接收编码数据 Se后将输出数据Sout输出至传输接口 50。依据一实施例，传输接口 50可为高速外设元件 互连总线(peripheralcomponent interconnect express, PCI express)传输接口。且物 理层电路40将输出数据Sout通过传输接口 50传输至芯片组(chipSet)60。为了方便说 明，下面的实施例中，传输接口 50是以PCI express传输接口做描述，但本发明并不以此为 限，亦可以其它种类的传输接口进行数据的传输。如「图1」所示，本发明揭露了一种具有多个不同功能的应用电路，其共享一个媒体存取控制电路30与一个物理层电路40的技术，来达到节省接口重复使用的功效。此外， 本发明利用PCI express传输接口规格可同时支持多种功能(function)的定义，因此，将 共同使用PCI express传输接口的应用电路集成于同一颗控制芯片内，也就是说，第一应用电路10与第二应用电路20是设置于同一芯片中。如此一来，原本每一个应用电路都需要 有一组PCI express的媒体存取控制电路与物理层电路的作法，可通过集成的方式，共享同 一组媒体存取控制电路30与物理层电路40来节省电路布局或IC设计所需的面积。再者，可在PCI express的协议(protocol)进行装置配置 (deviceconfiguration)机制时，向上层的芯片组60宣告此装置(亦即，集成第一应用电 路10与第二应用电路20的芯片)拥有多个功能。如此一来，不同的应用电路即可集成在 一颗控制芯片内，且仅使用到一个PCI Express连接端口，将可大幅减少PCI Express连接 端口所使用的数目。另外，依据本发明的一实施例，为了能够顺利地将第一处理数据Spl与第二处理数据Sp2传送至芯片组，媒体存取控制电路30交互地编码第一处理数据Spl与第二处理数 据Sp2以输出符合PCI Express规范的编码数据Se至物理层电路40。举例说明，假设第 一应用电路10为卡片阅读机电路，而第二应用电路20为以太网络控制器。因此，第一处理 数据Spl为存储卡存取数据，而第二处理数据Sp2为网络传输数据。由于本发明提出第一 应用电路10与第二应用电路20共享同一组媒体存取控制电路30与物理层电路40，所以 媒体存取控制电路30与物理层电路40需处理存储卡存取数据与网络传输数据。当上层芯 片组60排定工作调度后，媒体存取控制电路30会于第一时间周期内进行存储卡存取数据 的编码，于第二时间周期内进行网络传输数据的编码，并将编码数据Se传送至物理层电路 40。接着，编码数据Se经由物理层电路40转换为符合PCI Express传输接口的输出信号， 并传送至芯片组60。如此一来，芯片组60即可收到包含存储卡存取数据与网络传输数据的 输出数据，进行相对应的处理。另外，请注意，为了使媒体存取控制电路30能够交互地处理 处理存储卡存取数据及网络传输数据，依据一实施例，可设置仲裁器(Arbiter)或多工器 于媒体存取控制电路30与应用电路(10、20)之间，来选择性地输出控制存储卡存取数据或 输出网络传输数据至媒体存取控制电路30。此外，本发明的集成传输电路亦可依据电路的使用状况，来关闭应用电路的电源， 以达到省电的功效。举例来说，假设第一应用电路10为无线网络芯片，而第二应用电路20 为以太网络控制器。当使用者在使用无线网络芯片进行无线上网时，第一应用电路10是被 致能的，而第二应用电路20可关闭(或禁能)其电源，例如关闭第二应用电路20中物理层 的电源，或关闭频率信号，以达到电源管理及省电的功效。当然，本发明的第一应用电路10 与第二应用电路20的搭配种类并不以上述为限，应用电路亦可为显示控制芯片，DVD控制 芯片，音效控制芯片或网络摄影机(web cam)控制芯片...等，来进行搭配。请参照「图2」，该图所示为本发明集成传输电路的第二实施例示意图。于第二实 施例中，媒体存取控制电路30为了配合所耦接的第一应用电路10与第二应用电路20，可 包含第一缓冲器32与第二缓冲器34。第一缓冲器32可用以缓冲第一应用电路10所输出 的第一处理数据Spl，而第二缓冲器34可用以缓冲第二应用电路20所输出的第二处理数 据Sp2。媒体存取控制电路30可分别由第一缓冲器32读取第一处理数据Spl以进行编码， 而由第二缓冲器34读取第二处理数据Sp2以进行编码。此外，若媒体存取控制电路30所 耦接的应用电路不只两个，那么缓冲器的数目可配合应用电路的数目而增加设置。举例说 明，若应用电路多增加第三应用电路及第四电路，而耦接于媒体存取控制电路30，因此媒体 存取控制电路30可还包含第三缓冲器及第四缓冲器而与之对应，以此类推。
请参照「图3」，该图所示为本发明集成传输电路的第三实施例示意图。第三实施 例中说明应用电路不仅仅只有两个的情况，于第三实施例中还包含了第三应用电路70。第 三应用电路70用以接收并处理第三数据Si3以输出第三处理数据Sp3，且媒体存取控制电 路30还耦接至第三应用电路70，且交互地编码第一处理数据Spl、第二处理数据Sp2与第 三处理数据Sp3，而输出编码数据Se至物理层电路40。其中，第一应用电路10可为卡片阅 读机电路，第二应用电路20可为网络控制器，第三应用电路70可为显示控制器。由第三实 施例可知，通过本发明所提出的集成传输电路，可将多种应用电路同时集成于同一颗芯片 中，而共享同一组媒体存取控制电路30与物理层电路40，且仅使用一个PCI Express连接 端口耦接至芯片组上。 请参照「图4」，该图所示为本发明集成传输电路的第四实施例示意图。第四实施 例以计算机系统架构为例作说明，计算机系统中具有中央处理单元(CPU)80。如图所示，芯 片组60具有三个PCI Express连接端口 61 63。在本实施例中，PCI Express芯片组60 可为一般所称的根联合体(rootcomplex)。本发明所提出的集成传输电路1将集成第一应 用电路10、第二应用电路20与第三应用电路70，假设分别为卡片阅读机电路、网络控制器、 显示控制器。于计算机系统中(如笔记本型计算机)，第一应用电路10可为内建的卡片 阅读机控制芯片，用以耦接多种不同格式的存储卡；第二应用电路20可为内建的网络控制 芯片(可为以太网络芯片及/或802. 11无线网络芯片)，用以耦接网络线或接收无线网络 数据；第三应用电路70可为显示控制芯片，用以耦接显示器而产生影像控制信号。由「图4」可知，通过本发明所提出的集成传输电路1可集成多种不同功能的应用 电路，而共享同一组媒体存取控制电路30与物理层电路40，且仅使用一个PCI Express连 接端口 61。通过PCI Express传输接口 50将输出数据输出至芯片组60，再由芯片组60往 更上层传输至中央处理单元80，并由中央处理单元80处理各个应用电路的相关数据，使得 各个应用电路可正常运作。请参照「图5」，该图所示为集成传输方法的流程图。本发明所提出的集成传输方 法，通过传输接口以传输输出数据，包含下列步骤。步骤SlO 接收并处理第一数据以输出第一处理数据。步骤S20 接收并处理第二数据以输出第二处理数据。步骤S30 提供媒体存取控制电路，交互地编码第一处理数据与第二处理数据，而 输出编码数据。步骤S40 耦接物理层电路至媒体存取控制电路，接收该编码数据以输出输出数 据至传输接口。在步骤SlO中，依据一实施例，第一处理数据可由卡片阅读机电路所产生，第二处 理数据可由以太网络控制器所产生。或者，第一处理数据由以太网络控制器所产生，第二处 理数据由无线网络控制器所产生。此外，在本发明中，第一处理数据与第二处理数据是由同 一芯片所产生。在步骤S30中，依据一实施例，媒体存取控制电路还包含第一缓冲器用以缓冲第 一处理数据，第二缓冲器用以缓冲第二处理数据，媒体存取控制电路可由第一缓冲器读取 第一处理数据以进行编码，且可由第二缓冲器读取第二处理数据以进行编码。且所输出的 编码数据是符合该传输接口的规范，假设，该传输接口为PCI Express传输接口时，媒体存取控制电路所输出的编码数据是符合PCI Express传输接口的规范。除上述步骤外，可包含下列步骤接收并处理第三数据以输出第三处理数据；通过媒体存取控制电路交互地编码第一、第二与第三处理数据，而输出编码数据。其中，第一 处理数据可由卡片阅读机电路所产生，第二处理数据可由网络控制器所产生，第三处理数 据可由显示控制器所产生。此外，在本发明的集成传输方法中，若不需处理第一数据时，可 更进一步地停止接收与停止处理第一数据，以达到省电的功效。综上所述，本发明提供了一种集成式的传输电路，包含了多种不同种类的应用 电路，例如卡片阅读机电路、以太网络(10M/100M/Giga bit Ethernet)控制器、无线网 络控制器、显示控制芯片、DVD控制芯片、音效控制芯片或网络摄影机(web cam)控制芯 片...等。且该些应用电路共享同一个媒体存取控制电路与同一个物理层电路来传送数据 至计算机系统的芯片组上。如此一来，可节省电路布局或IC设计所需的面积。此外，本发 明的集成式的传输电路亦具电源管理的功能，当某个应用电路不需被执行时，可将其电源 关闭，以降低功率消耗。虽然本发明的技术内容已经以较佳实施例揭露如上，然其并非用以限定本发明， 任何本领域技术人员，在不脱离本发明的精神所作些许的更动与润饰，皆应涵盖于本发明 的范畴内，因此本发明的保护范围当视所附的权利要求范围所界定者为准。
权利要求
一种集成传输电路，通过传输接口以传输输出数据，该集成传输电路包含第一应用电路，用以接收并处理第一数据以输出第一处理数据；第二应用电路，用以接收并处理第二数据以输出第二处理数据；媒体存取控制电路，耦接至该第一应用电路与该第二应用电路，用以对该第一处理数据与该第二处理数据进行编码，以输出编码数据；以及物理层电路，耦接至该媒体存取控制电路，接收该编码数据以输出该输出数据至该传输接口；其中，该第一应用电路与该第二应用电路的功能不同；且该媒体存取控制电路交互地编码该第一处理数据与该第二处理数据以输出该编码数据至该物理层电路。
2.根据权利要求1所述的集成传输电路，其中该第一应用电路为卡片阅读机电路，该 第二应用电路为以太网络控制器。
3.根据权利要求1所述的集成传输电路，其中该第一应用电路为以太网络控制器，该 第二应用电路为无线网络控制器。
4.根据权利要求1所述的集成传输电路，其中当该第一应用电路未被使用时，禁能该 第一应用电路。
5.根据权利要求1所述的集成传输电路，还包含第三应用电路，用以接收并处理第三数据以输出第三处理数据；其中，该媒体存取控制电路还耦接至该第三应用电路，且交互编码该第一、该第二与该 第三处理数据以输出该编码数据至该物理层电路。
6.根据权利要求5所述的集成传输电路，其中该第一应用电路为卡片阅读机电路，该 第二应用电路为网络控制器，该第三应用电路为显示控制器。
7.根据权利要求1所述的集成传输电路，其中该第一应用电路与该第二应用电路被设 置于同一芯片中。
8.根据权利要求1所述的集成传输电路，其中该媒体存取控制电路包含第一缓冲器，用以缓冲该第一处理数据；以及第二缓冲器，用以缓冲该第二处理数据；其中，该媒体存取控制电路由该第一缓冲器读取该第一处理数据以进行编码，且该媒 体存取控制电路由该第二缓冲器读取该第二处理数据以进行编码。
9.根据权利要求1所述的集成传输电路，其中该传输接口为PCIExpress传输接口。
10.根据权利要求1所述的集成传输电路，其中该物理层电路将该输出数据通过该传 输接口传输至芯片组。
11.一种集成传输方法，通过传输接口以传输输出数据，包含下列步骤接收并处理第一数据以输出第一处理数据；接收并处理第二数据以输出第二处理数据；提供媒体存取控制电路，交互地编码该第一处理数据与该第二处理数据，而输出编码 数据；以及耦接物理层电路至该媒体存取控制电路，接收该编码数据以输出该输出数据至该传输 接口。
12.根据权利要求11所述的集成传输方法，其中该第一处理数据是由卡片阅读机电路所产生，该第二处理数据是由以太网络控制器所产生。
13.根据权利要求11所述的集成传输方法，其中该第一处理数据是由以太网络控制器 所产生，该第二处理数据是由无线网络控制器所产生。
14.根据权利要求11所述的集成传输方法，还包含下列步骤停止接收并停止处理该第一数据。
15.根据权利要求11所述的集成传输方法，还包含下列步骤接收并处理第三数据以输出第三处理数据；以及通过该媒体存取控制电路交互编码该第一、该第二与该第三处理数据，而输出该编码 数据。
16.根据权利要求15所述的集成传输方法，其中该第一处理数据是由卡片阅读机电路 所产生，该第二处理数据是由网络控制器所产生，该第三处理数据是由显示控制器所产生。
17.根据权利要求11所述的集成传输方法，其中该第一处理数据与该第二处理数据是 由同一芯片所产生。
18.根据权利要求11所述的集成传输方法，其中该媒体存取控制电路包含第一缓冲器，用以缓冲该第一处理数据；以及第二缓冲器，用以缓冲该第二处理数据；其中，该媒体存取控制电路由该第一缓冲器读取该第一处理数据以进行编码，且该媒 体存取控制电路由该第二缓冲器读取该第二处理数据以进行编码。
19.根据权利要求11所述的集成传输方法，其中该传输接口为PCIExpress传输接口。
20.根据权利要求11所述的集成传输方法，其中该物理层电路将该输出数据通过该传 输接口传输至芯片组。
全文摘要
一种集成传输电路与方法，通过传输接口以传输输出数据至芯片组，该集成传输电路包含第一应用电路、第二应用电路、媒体存取控制电路及物理层电路。第一应用电路用以接收并处理第一数据以输出第一处理数据。第二应用电路用以接收并处理第二数据以输出第二处理数据。媒体存取控制电路耦接至第一应用电路与第二应用电路，用以对第一处理数据与第二处理数据进行编码，以输出编码数据。物理层电路耦接至媒体存取控制电路，接收编码数据以输出该输出数据至该传输接口。其中，第一应用电路与该第二应用电路的功能不同；且媒体存取控制电路交互编码第一处理数据与第二处理数据以输出编码数据至物理层电路。
文档编号G06F13/40GK101807175SQ20091000413
公开日2010年8月18日 申请日期2009年2月12日 优先权日2009年2月12日
发明者吴健豪, 林财得, 简志清 申请人:瑞昱半导体股份有限公司