N型jfet器件的等效电路及仿真方法
【专利摘要】本发明公开了一种N型JFET器件的等效电路及仿真方法，JFET常被应用于模拟电路与开关电路，其参数尺寸常根据实际需要而有各种变化，传统的各类仿真软件只能提供基本的SPICE模型，其应用受到各种限制，本发明提出一种尺寸可变的N型JFET的等效电路，能方便地模拟出各种尺寸规格的JFET器件，提高模型的仿真精度，缩短设计周期。
【专利说明】N型JFET器件的等效电路及仿真方法
【技术领域】
[0001] 本发明涉及半导体器件的设计仿真，特别是指一种N型JFET器件的等效电路，本 发明还涉及所述N型JFET器件的仿真方法。
【背景技术】
[0002] JFET(JunctionFieldEffectTransistor:结型场效应管）是场效应器件中一种 常见的器件类型，其剖面结构如图1所示，是在P型衬底上注入形成N阱，在N阱中再注入 形成P阱形成的器件，P阱与P型衬底分别是JFET的栅极及背栅，P阱外围相对两端的N阱 引出形成JFET的源漏端。N阱和P型衬底以及N阱和P阱形成PN结。其中最常见的是通 过工艺注入得到的NP扩散结，通过外加电压的导致PN结耗尽形成电流夹断，由于这类器件 具有独特的开关特性，它经常被应用于模拟电路的开关电路、电源电路中。
[0003] 目前在进行这类器件设计仿真时，各类仿真软件也会提供业界的JFET器件的 SPICE模型，但是与常规的M0S器件业界SPICE模型不同，目前的JFET的模型太过于理想 化，导致它的应用受到一些限制，例如仿真器中提供的模型只能描述单一一种尺寸的JFET 电流，如果版图中JFET的尺寸发生变化，模型就无法应对，无法适应设计出不同尺寸不同 电性参数的JFET器件的需要，缺乏灵活性。
【发明内容】
[0004] 本发明所要解决的技术问题是提供一种N型JFET器件的等效电路，本发明还要解 决的技术问题在于提供所述N型JFET器件的仿真方法。
[0005] 为解决上述问题，本发明所述的N型JFET器件的等效电路，包含：第一、第二电阻， 第一、第二、第三、第四电容以及第一、第二电压控制电流源，其连接关系为：
[0006] 第一电阻的第一端、第一电容的第一端、第二电容的第一端以及两个电压控制电 流源的正端连接在一起；
[0007] 第二电阻的第一端、第三电容的第一端、第四电容的第一端以及两个电压控制电 流源的负端连接在一起；
[0008] 第一电容的第二端与第三电容的第二端连接在一起，作为所述N型JFET器件的栅 极；
[0009] 第二电容的第二端与第四电容的第二端连接在一起，作为所述N型JFET器件的背 栅；
[0010] 第一电阻的第二端作为所述N型JFET器件的源极，第二电阻的第二端作为所述N型JFET器件的漏极。
[0011] 进一步地，所述第一电阻用于模拟N型JFET器件的源端寄生电阻，所述第二电阻 用于模拟N型JFET器件的漏端寄生电阻，第一、第二、第三、第四电容用于模拟寄生电容；第 一电压控制电流源用于模拟N阱和P阱之间随外加电压的变化而变化的N阱横向电流，第 二电压控制电流源用于模拟N阱和P衬底之间随外加电压的变化而变化的N阱横向电流。
[0012] 进一步地，所述第一和第四电容是组合用于模拟N阱与P阱之间的寄生电容，且第 一和第四电容各为N阱与P阱之间寄生电容的0. 5倍；所述第二和第三电容是组合用于模 拟N阱与P型衬底之间的寄生电容，且第二和第三电容各为N阱与P衬底之间寄生电容的 0? 5 倍。
[0013] 为解决上述问题，本发明提供的一种N型JFET器件的仿真方法，包含如下两个步 骤：
[0014] 步骤一，构建N型JFET器件的等效电路；
[0015] 步骤二，利用构建的等效电路进行仿真。
[0016] 进一步地，所述步骤一中，N型JFET器件的等效电路包含：
[0017] 第一、第二电阻，第一、第二、第三、第四电容以及第一、第二电压控制电流源，其连 接关系为：
[0018] 第一电阻的第一端、第一电容的第一端、第二电容的第一端以及两个电压控制电 流源的正端连接在一起；
[0019] 第二电阻的第一端、第三电容的第一端、第四电容的第一端以及两个电压控制电 流源的负端连接在一起；
[0020] 第一电容的第二端与第三电容的第二端连接在一起，作为所述N型JFET器件的栅 极；
[0021] 第二电容的第二端与第四电容的第二端连接在一起，作为所述N型JFET器件的背 栅；
[0022] 第一电阻的第二端作为所述N型JFET器件的源极，第二电阻的第二端作为所述N 型JFET器件的漏极。
[0023] 进一步地，所述第一和第四电容是组合用于模拟N阱与P阱之间的寄生电容，且第 一和第四电容各为N阱与P阱之间寄生电容的0. 5倍；所述第二和第三电容是组合用于模 拟N阱与P型衬底之间的寄生电容，且第二和第三电容各为N阱与P衬底之间寄生电容的 0? 5 倍。
[0024] 进一步地，仿真时，所述N型JFET器件总沟道电流Ir采用如下公式描述：
【权利要求】
1. 一种N型JFET器件的等效电路，其特征在于：包含：第一、第二电阻，第一、第二、第 三、第四电容以及第一、第二电压控制电流源，其连接关系为： 第一电阻的第一端、第一电容的第一端、第二电容的第一端以及两个电压控制电流源 的正端连接在一起； 第二电阻的第一端、第三电容的第一端、第四电容的第一端以及两个电压控制电流源 的负端连接在一起； 第一电容的第二端与第三电容的第二端连接在一起，作为所述N型JFET器件的栅极； 第二电容的第二端与第四电容的第二端连接在一起，作为所述N型JFET器件的背栅； 第一电阻的第二端作为所述N型JFET器件的源极，第二电阻的第二端作为所述N型 JFET器件的漏极。
2. 如权利要求1所述的N型JFET器件的等效电路，其特征在于：所述第一电阻用于模 拟N型JFET器件的源端寄生电阻，所述第二电阻用于模拟N型JFET器件的漏端寄生电阻， 第一、第二、第三、第四电容用于模拟寄生电容；第一电压控制电流源用于模拟N阱和P阱之 间随外加电压的变化而变化的N阱横向电流，第二电压控制电流源用于模拟N阱和P衬底 之间随外加电压的变化而变化的N阱横向电流。
3. 如权利要求2所述的N型JFET器件的等效电路，其特征在于：所述第一和第四电容 是组合用于模拟N阱与P阱之间的寄生电容，且第一和第四电容各为N阱与P阱之间寄生 电容的〇. 5倍；所述第二和第三电容是组合用于模拟N阱与P型衬底之间的寄生电容，且第 二和第三电容各为N阱与P衬底之间寄生电容的0. 5倍。
4. 一种N型JFET器件的仿真方法，其特征在于：包含如下两个步骤： 步骤一，构建N型JFET器件的等效电路； 步骤二，利用构建的等效电路进行仿真。
5. 如权利要求4所述的N型JFET器件的仿真方法，其特征在于：所述步骤一中，N型 JFET器件的等效电路包含： 第一、第二电阻，第一、第二、第三、第四电容以及第一、第二电压控制电流源，其连接关 系为： 第一电阻的第一端、第一电容的第一端、第二电容的第一端以及两个电压控制电流源 的正端连接在一起； 第二电阻的第一端、第三电容的第一端、第四电容的第一端以及两个电压控制电流源 的负端连接在一起； 第一电容的第二端与第三电容的第二端连接在一起，作为所述N型JFET器件的栅极； 第二电容的第二端与第四电容的第二端连接在一起，作为所述N型JFET器件的背栅； 第一电阻的第二端作为所述N型JFET器件的源极，第二电阻的第二端作为所述N型 JFET器件的漏极。
6. 如权利要求5所述的N型JFET器件的仿真方法，其特征在于：所述第一电阻用于模 拟N型JFET器件的源端寄生电阻，所述第二电阻用于模拟N型JFET器件的漏端寄生电阻； 所述第一电容和第四电容是组合用于模拟N阱与P阱之间的寄生电容，且第一和第四电容 各为N阱与P阱之间寄生电容的0. 5倍；所述第二和第三电容是组合用于模拟N阱与P型 衬底之间的寄生电容，且第二和第三电容各为N阱与P衬底之间寄生电容的0. 5倍。
7.如权利要求4或5所述的N型JFET器件的仿真方法，其特征在于：仿真时，所述N型 JFET器件总沟道电流Ir采用如下公式描述：
以上公式基于N阱电阻在外置电压偏置情况下耗尽夹断点为0的坐标系建立，Va、Vb分 别是漏端和源端的电压值，％)为电压零偏时的结深，xp为P阱对N阱电压零偏时结深，xj2为P衬底对N阱电压零偏置时结深，u/aSPN结的内建势，u/A= u/B，WmS版图上JFET器 件的宽度，AW为宽度修正因子，LmS版图上P阱长度，AL为沟道长度修正因子，RS(I1、R S(I2、 a A1、a A2是模型中的模型修正系数。
【文档编号】G06F17/50GK104346489SQ201310346902
【公开日】2015年2月11日 申请日期:2013年8月9日 优先权日:2013年8月9日
【发明者】王正楠 申请人:上海华虹宏力半导体制造有限公司