专利名称：集成电路及该集成电路的测试方法
最早的芯片卡，如电话卡或病房卡等，基本上只能实现存储功能。后来又增加了较简单的逻辑功能，如数字比较或产生伪随机数等。随着芯片卡在重大安全领域内的使用日渐增多，譬如在银行业中，需要部分存储大量数值，有时甚至要存储机密的数据，为此就需增用一微处理机，且该处理能实现复杂的保险、编码及/或鉴别操作。同时，加密方法也要求得越来越多，这便提高了计算成本。
当今芯片卡中的半导体芯片含有既昂贵且又复杂的电路，根据规定，这些电路由一CPU、一ROM、一EEPROM(或EPROM)和一些模块，以及一根连接上述设备的总线组成，这里所指的模块为一UART，或是一协处理机。CPU至多只配给一RAM，实施时这种RAM通常为静态RAM。由于静态RAM耗费大量的空间，所以通常它们都做得很小，且存储容量小于1KB。此外，芯片卡产品还有一特点，就是它们与外界只有一到两个串行接口，由此数据传送的速度非常缓慢。由于内部并行工作为8位，所以必须进行串行/并行转换，该转换在CPU中是通过软件控制由累加器实现的，因此这种转换过程也运行得非常慢。通常，数据传送都是根据一ISO标准进行定义的，且每秒只有几千个字节，所以这对正规操作来讲是不成问题的，用户也可根据规定使用这种操作，使其成为一再一次加钱的钱袋。
然而，在提交给顾客时，上述复杂集成电路必须保证足够的质量，因此大量的测试工作是必不可少的。
这种产品测试工作通过一自测软件来实现。为此，芯片卡产品都含有一测试存储器，实施时为一ROM。该存储器带有自测软件，芯片内的通电复位元件利用该软件进行测试。自测软件由各个测试程序组成，而测试程序则通过测试向量进行调用。这种测试向量可经由IO端口输入。由于测试存储器的尺寸受到限制，且各产品内部大小都不一致，根据规定，测试存储器内并不包括所有测试程序。因此，其余的测试程序补装于EEPROM内且从此调用。为此便增加了许多编程与删除过程，这些原来的测试过程持续时间更长。
在半导体芯片上有许多ROM，作为ROM测试存储器为其上面的一部件，它也含有用户程序，如操作系统，还常带有使用的子程序，如EEPROM写、删程序等。测试存储器范围要求占用整个ROM地址空间的一部分，这样，当出现错误或故意以及误用等情况时就可以进入该地址范围，依照确定的措施，在实现中断测试期间存取该部分ROM地址范围。
迄今为止的实现方法有一些缺点，一方面就是较慢，这样测试时间持续过长且又代价昂贵，另一方面，为了在测试期间能够存取测试程序，这些测试程序必须能相当稳固地接入一ROM之中或有可能的话，将其保存在芯片上的EEPROM里，使之非易失。
因此，本发明的任务是，提供一电路装置，它的测试速度很快，且具有很高的防误用功能。
该任务由一集成电路来实现，它至少包括一CPU、一用户ROM、一测试ROM以及一CPU内部RAM。在此，测试ROM的地址空间位于用户ROM的地址空间之内，本发明的方法提供一切换装置，使得要么存取用户ROM，要么存取测试ROM。在本发明优选的继续发展中，其切换装置可移至一不可逆状态，仅允许存取用户ROM。在这种方式下，测试ROM在测试阶段结束后可以关闭，不再占用以前的地址空间。因此，现有可用的地址范围内已没有空位，关闭的存储器范围可放到上述可用地址中去，因而由此并不会产生干扰。
在本发明的改进中，测试ROM只有一启动测试工作必需的测试启动程序。对此，本身的测试程序写在CPU外的一名叫X-RAM的附加RAM之中，工作时程序从此执行。
权利要求7中给出了本发明的方法。测试程序只存储在X-RAM中有个优点，由于X-RAM为易失的，所以在测试完毕后只要切断供电电压就能删掉测试程序。
由于芯片卡同外界的连接接点数目有限，所以通常只使用一串行输入/输出口。串行/并行或并行/串行转换由CPU控制的累加器进行接管。它需要软件控制且较慢。为此，在本发明的改进中含有一可活化及可去活化的寄存器，它们与输入/输出口以及一根内部总线相连。因此测试程序可以非常快地写入X-RAM。
在本发明的另一实施方案中，可利用这种寄存器将测试产生的信号传送到外部的测试仪器中去，以起到监控作用。这样，测试工作既安全又迅速。该信号在传送前优选地进行了编码，它们可通过寄存器进行线性或非线性反馈，譬如，可采用一XOR门电路进行反馈。但也可以采用其它门电路功能。
下面参照附图的典型实施方案来阐述本发明。其中附
图1为本发明集成电路的方框电路图，附图2为本发明优选实施方案的详细电路图。
附图1示出了一CPU及其RAM、一附加X-RAM和一非易失效的EEPROM，它们由一根总线相互连接起来。串行输入/输出口I/O通过总线与CPU内的累加器(没有示出)连接起来，累加器还用来进行串行/并行转换。一含大量用户软件的ROM与测试ROM通过切换装置MUX接在总线上，切换工具MUX可为一多种转换器。典型地，切换装置MUX由CPU通过输入/输出口I/O进行控制，图中用一箭头St表示。
根据本发明的方法，ROM与测试ROM其中只有一通过切换装置MUX与总线相接和进行定址。ROM的定址至少有一部分等于测试ROM的定址。因此这部分地址就不能确定究竟是ROM的定址还是测试ROM的定址。
总线通过切换装置MUX与ROM连接时是不可逆的，所以在测试过程中，测试ROM同总线是完全隔离开的。
优选地，测试ROM只存储一启动测试的测试启动程序。通电复位后，该程序被调用，继而就可装载外部X-RAM中的测试程序并在此得以执行。测试程序写在X-RAM里有个优点，就是该运行过程较快，而且又只是短效的，因此，当供电电压切断后，X-RAM中的测试程序又可迅速被删除。测试结束后，切换装置MUX进入不可逆状态，通过总线已不能存取测试ROM。
附图2较详细地示出了本发明的另一优选集成电路。正如上文所述，CPU可通过总线由地址译码器将SFR(专用功能寄存器)地址编给输入/输出口I/O，且其一侧并联在总线上。在通过SFR地址对输入/输出口I/O进行控制时，输入输出数据便经过总线流入或流出CPU。在CPU内部，通过编程控制，由累加器的串行/并行或并行/串行转换产生输入或输出数据。
根据本发明的方法，在传输电路中并联一移位寄存器SR，这样，在测试过程中，串行/并行或并行/串行转换会变得更快。同样，CPU也是通过SFR地址对移位寄存器SR进行响应和读操作。为此，移位寄存器SR相应需要一地址译码器SFR。CPU也可通过这些SFR地址对移位寄存器进行活化及去活化操作。
计数器Z对脉冲Cl进行计数，且在每个字过后发出一信号送给CPU，以控制X-RAM的写入工作，同时也利用计数器Z将信息写入移位寄存器SR，这样就可以知道何时把要转换的字写到移位寄存器SR中去。
通常，由于集成电路中的CPU为8位并行工作方式，所以原则上一8位长的移位寄存器就能满足要求。为使数据流达到同步，必须留出一起始位。在计数器Z每计完8个脉冲后，读入就产生一串行/并行转换，由此将移位寄存器SR的内容并行地送至总线上。
当然，也可以在读入每个字节前发出一起始位，以便使作为测试器的个人微机得到简化。但这需要一9位长的移位寄存器。此外数据的传送速率也会变小。
本发明在原理上对于各种CPU工作字宽均适用，具体地讲，它也适用于16位、32位中央处理机。而移位寄存器只需一相应的长度就可以了。
测试工作的运行过程大体如下首先，测试器发出一逻辑“0”信号，表明数据传送开始。此时计数器Z打开，每过8个脉冲它就显示接到一字节。CPU可由一专用信号获知上述情况，但也可以用一软件对该时间进行调整，这样更精确，效果更好。在等待周期内，CPU等待着传送开始，而此前X-RAM的地址计数器已调至开始状态。传送完毕之后紧接着就调用测试程序，之后CPU重新跳入接收等待周期。
在两个传送间歇内，可让计数器Z继续运行。这样，在系统脉冲Cl之后的8个脉冲时间里，通过任意一功能装置，内部信号可与移位寄存器中的内容进行连接(收集阶段)，在接下来的8个脉冲里再将信号发出(输出阶段)，典型化，上述功能装置可采用一XOR。该种连接用一从移位寄存器SR指向XOR门电路的双箭头表示。实际上，移位寄存器SR的输出信号是通过XOR反馈到它的输入回路上的。XOR可通过编码由CPU控制接通或关断。在此由一箭头Pf表示。在各个收集阶段里，该过程都由一起始位进行中断，以便接收更新的数据流。内部信号在收集阶段中与移位寄存器连接有两个原因。其一，可以检验收集阶段连接产生的8个数值是否正确，其二，没有源信号传至外界，这些信息也就不可能被误用为电位干扰源了。
本发明的这种改进提高了测试的保护功能，只要通过观察内部信号以识别出故障，就能较早地发现带故障的芯片。
权利要求
1.集成电路，带有一CPU、一用户ROM以及一连接它们的总线，其特征在于，测试ROM也与总线相连，其地址空间位于用户ROM的地址空间之内，CPU外部RAM(XRAM)连在总线上，切换装置(MUX)使得存取只能针对用户ROM或测试ROM其中之一。
2.集成电路，带有一CPU、一用户ROM以及一连接它们的总线，只通过至少一串行输入/输出口(I/O)就可以对它进行存取，而且通过CPU编程控制，由内部串行/并行转换产生输入数据，或者由并行/串行转换产生输出数据，其特征在于，测试ROM也与总线相连，其地址空间位于用户ROM的地址空间之内，有一CPU外部RAM(XRAM)及切换装置(MUX)，切换装置使得存取只能针对用户ROM或测试ROM其中之一。
3.根据权利要求1或2的集成电路，其特征在于，切换装置(MUX)可移至一不可逆状态，仅允许存取用户ROM。
4.根据权利要求2或3的集成电路，其特征在于，串行输入/输出口(I/O)还通过一可活化又可去活化的移位寄存器(SR)同内部总线连接起来，以产生串行/并行转换。
5.根据权利要求4的集成电路，其特征在于，不可逆地实现移位寄存器(SR)的去活化作用。
6.根据权利要求4的集成电路，其特征在于，移位寄存器(SR)由逻辑门(XOR)进行反馈。
7.测试集成电路的方法，该方法含有一CPU、一测试ROM以及一CPU外部RAM，步骤如下-通电复位后，实现在测试ROM中的测试启动程序激活，-由测试启动程序控制测试程序装入RAM，并由CPU从此执行程序，-测试结束后，删去RAM中的测试程序，实现在测试ROM中的测试启动程序中断执行，且该中断处于不可逆状态。
8.根据权利要求7的方法，其特征在于，测试程序经过一串行输入/输出口(I/O)以及一可接通的串行/并行转换器写入RAM之中。
全文摘要
一集成电路,它带有一CPU及一用户ROM,其特征在于,测试ROM的地址空间位于用户ROM的地址空间之内,该集成电路还有一CPU外部RAM以及一切换装置,此切换装置使得存取只能针对用户ROM或测试ROM其中之一,而且它可以置位在一不可逆状态,此时只允许存取用户ROM。
文档编号G06F11/22GK1251183SQ98803503
公开日2000年4月19日 申请日期1998年3月2日 优先权日1997年3月19日
发明者J·诺勒斯, H·H·菲曼 申请人:西门子公司