2-4具有最少所添加延迟量，其中与水平分布主干502-4相关联的延迟511具有等于零的单位间隔延迟，即不添加延迟。一般来说，延迟可添加在根处，且在离开此类根的任何方向上的一或多个随后相交节点处逐渐减小。
[0055]垂直分布主干501的垂直片段的部分505可延伸超出电路云300的时钟域周界504。同样，水平分布主干502的水平片段的部分503可延伸超出电路云300的周界504。
[0056]图6为图5的框图，其描绘时钟网络的示范性时钟叶(“叶”)601。叶601与水平分布主干502的水平片段相交。FSR 203内的一些叶601的部分可延伸到电路云300的周界504外部。同样，一些叶601全部可在电路云300的周界504外部，即使电路云300占用FSR 203的一部分(在周界504外部的此类叶601位于此处)。叶601位于FSR203内，且经分段或以此类FSR 203的边界定界。
[0057]概括地说，时钟源可路由到电路云的时钟网络根，其使用一或多个布线轨迹在水平或垂直方向中的任一者或两者上横跨一或多个FSR。此类时钟源可在芯片上或芯片外，且此类时钟源可用于将时钟信号提供到1B或千兆位收发器(“GT”)或从1B或千兆位收发器提供时钟信号。此外，单元片(例如单元片的列)可用于从一个裸片路由到另一裸片，且时钟分布的根可存在于任何分布主干相交点处。确切地说，根可特定针对于由用户使用此类集成电路裸片的可编程资源体现的电路云。此提供使时钟分布适于电路云的能力的显著增大。另外，用以路由此类根的资源可为专用时钟资源，例如布线轨迹，其不限于特定针对于集成电路裸片的中心地点。此外，局部互连件可用以将时钟信号路由到例如布线轨迹及/或分布主干等时钟网络的专用时钟资源上。通过提供专用时钟资源，例如布线轨迹，可体现到时钟分布网络中心或到电路云的时钟域的中心地点的低偏斜路线。然而，用户可能想要尽可能直接地获得时钟负载，例如寄存器，且因此对于低注入延迟布线，可跳过或绕过布线轨迹以直接从时钟源到达一或多个分布主干。
[0058]概括地说，布线轨迹耦合到水平与垂直分布主干的相交点。此类垂直分布主干不限于特定针对于集成电路裸片的中心地点，而分布于整个可编程资源阵列中以促进根的地点变化。此外，垂直及水平分布主干是双向的。迄今为止，时钟信号路由到特定针对于集成电路裸片的中心地点且接着单向地路由离开此类中心地点。然而，由于根可位于可编程资源阵列内的多种地点或更明确来说此类可编程资源阵列内的时钟网络，因此垂直及水平分布主干的双向能力允许根的此类地点多样性。换句话说，对于使用此类集成电路裸片的可编程资源体现的所有电路云，不能通过集成电路裸片布局先验地确定时钟根将位于何处。确切地说，例如，垂直分布主干可响应于电路云的实例化而选自多个垂直分布主干当中。从垂直分布主干上的根，时钟信号可路由到一或多个水平分布主干且沿着此类垂直分布主干离开此类根，且从水平分布主干，时钟信号可路由到一或多个叶以到达电路云内的时钟负载。
[0059]图7为描绘用于图2的上述集成电路200的示范性时钟布线阶层700的框图。时钟布线阶层700包含时钟源710及时钟网络资源711。时钟源710包含一池收发器与接收器源701、一池I/O与内部时钟源702，及一池局部互连源703。时钟网络资源711包含一池时钟布线轨迹400，包含但不限于水平及垂直时钟布线轨迹400、垂直分布主干501、水平分布主干502、叶601及用于一或多个根的相交点401。如先前所描述，从时钟布线轨迹400，时钟信号可传递到可为根401的相交点，如大体由箭头731所指示。从根401，此类时钟信号可传递到一或多个垂直分布主干501，如大体由箭头732所指不。从垂直分布主干501，时钟信号可传递到一或多个水平分布主干502，如大体由箭头733所指示。最后，从水平分布主干502，时钟信号可传递到一或多个叶601，如大体由箭头734所指示。
[0060]从一池收发器与接收器源701、一池I/O与内部时钟源702或一池局部互连源703，如大体由箭头722所指示，时钟信号可使用一或多个资源从一池时钟布线轨迹400直接传递。内部时钟源702可包含PLL、DLL或其它内部时钟源。
[0061]从一池收发器与接收器源701、一池I/O与内部时钟源702或一池局部互连源703，如大体由箭头721所指示，时钟信号可使用局部互连件直接传递到至少一个根401，或可使用来自一池时钟布线轨迹400的一或多个资源间接传递到至少一个根401，如大体由从所述池时钟布线轨迹400到至少一个根401的箭头722及箭头731所指示。
[0062]从一池I/O与内部时钟源702或一池局部互连源703，如大体由箭头723所指示，时钟信号可使用来自一池水平分布主干502的一或多个资源直接传递。从一池局部互连源703，如大体由箭头724所指示，时钟信号可使用来自一池叶601的一或多个资源直接传递。
[0063]图8-1为描绘FSR 203的阵列202的示范性部分的框图/电路图。对于FSR 203，说明性地描绘左方部分203-2与右方部分203-1。沿着那些线，应理解，FSR 203具有可用以从右向左或从左向右驱动时钟信号的水平分布主干502。从垂直分布主干或片段501与水平分布主干或片段502的根或相交点401，时钟信号可提供到任选延迟511。延迟511为可编程的，且因此可在进入或退出电路时选择。然而，此类延迟511的延迟可为由反相器链提供的“固定”延迟。延迟511的输出可分别耦合到缓冲器801的输入，且缓冲器801的输出可将时钟信号驱动到水平分布主干502上。尽管此实例对于每一水平分布主干502展示一对延迟511及一对缓冲器801，但在另一个实例中，可对于每一水平分布主干502使用单一延迟511及单一缓冲器801，如在描绘FSR 203的阵列202的示范性部分的图8_2的框图/电路图中所说明性地描绘。
[0064]通过对于延迟511使用多分接任选反相器链，可形成虚拟零延迟垂直主干501。通过对较接近于根401的节点逐渐地添加较大延迟，可针对每一水平分布主干大体在约150皮秒内使延迟均衡。反相器链可能例如归因于工艺-电压-温度变化上的金属与晶体管延迟而不完全彼此匹配，且因此可能存在垂直分布主干501的一些延迟变化。然而，可获得垂直偏斜的减小，所述减小对于距根节点401较远的节点401可能更为显著。
[0065]图9到14为根据图1到8-2对多裸片系统900的以上描述而描绘相应示范性时钟网络的框图。在下文同时参考图1到14来描述图9到14。因此，低偏斜时钟替代全球时钟，且低注入时钟替代地区性时钟。尽管提供低偏斜时钟及低注入时钟的特定实例，但此类型的时钟可组合于时钟网络中。参考低注入时钟，通过将源直接布线到时钟分布主干且绕过任何时钟布线轨迹，可提供低注入延迟时钟，其例如可用于I/O到构造通信。
[0066]集成电路裸片910包含一列I/O组902、分别与I/O组902相关联的一列定时块903、数列FSR 203及位于FSR 203列之间的PCIe/配置块(“PCIe块”)列904。FSR 203的列与PCIe块列904两者皆为集成电路裸片910的构造阵列914的部分。在一个实例中，单独GT裸片901可经由内插物(此处未展示)耦合到集成电路裸片910。
[0067]对于图9的时钟网络，I/O组902的时钟源905直接耦合到时钟域906的水平分布主干502。时钟域906从此类I/O组902延伸到对应定时块903及邻近FSR 203。时钟域906用于低注入地区性I/O时钟。对于低注入时钟，一般不使用布线轨迹400。
[0068]对于图10的时钟网络，I/O组902的时钟源905直接耦合到时钟域1006的水平分布主干502。时钟域1006用于低注入地区性I/O时钟。时钟域1006包含三个垂直子区及三个水平子区。从此类I/O组902到对应定时块903以及两个邻近FSR 203及PCIe块904，使用水平分布主干502。一列定时块903中的垂直分布主干501用以使时钟域向上及向下延伸一行到那些行中的对应水平分布主干502。
[0069]对于图11的时钟网络，I/O组902的时钟源905直接耦合到时钟域1106的水平分布主干502。时钟域1106用于来自I/O组902的低偏斜时钟。时钟域1106包含三个垂直子区及四个水平子区。从此类I/O组902到对应定时块903及两个邻近FSR 203，使用到布线轨迹400。为了清楚起见而将处于从左方起第二 FSR列中的根401指示为两个单独节点，但这些节点为相同节点。根401处于垂直分布主干501与水平分布主干502的相交点处。此类FSR 203的列中的垂直分布主干501用以使时钟域向上及向下延伸一行到那些行中的对应水平分布主干502。
[0070]对于图12的时钟网络，GT裸片901的时钟源905耦合到用于时钟域1206的集成电路裸片910的垂直分布主干501。时钟域1206用于来自GT裸片901的GT的低注入GT地区性时钟。时钟域1206包含三个垂直子区及一个水平子区。从GT裸片901的GT，时钟信号使用到一列FSR 203的垂直分布主干501传递到集成电路裸片910。三个邻近FSR 203连同与此类垂直分布主干501相交的三个对应水平分布主干502用于此实例。假定对于用户时钟路径的内部参考时钟且假定不使用垂直分布主干501上的任选延迟，在GT裸片901与集成电路裸片901的可编程资源构造之间可存在足够低的时延以避免使用返回用户时钟来传送数据。
[0071]用以提供垂直分布主干501的垂直分布片段的裸片到裸片互连可通过构造阵列914的最外行中的资源来提供。因此，在IC阵列的整个宽度上，可使用裸片到裸片互连，其允许裸片对来自所耦合的FPGA裸片的时钟有较大局部存取。因此，可提供特定裸片外互连件以用于与另一裸片介接。内插物(此处未展示)或电路板(未展示)可用于布线此类互连件。
[0072]对于图13的时钟网络，GT裸片901的时钟源905耦合到用于时钟域1306的集成电路裸片910的垂直分布主干501。时钟域1306用于来自GT裸片901的GT的低注入、多区域GT时钟。时钟域1306包含两个垂直子区及四个水平子区。从GT裸片901的GT，时钟信号使用到一列FSR 203的垂直分布主干501以被传递到