集成电路裸片910。两个邻近FSR 203连同与此类垂直分布主干501相交的两个对应水平分布主干502用于此实例。此类水平分布主干502向左方延伸到一列FSR 203且向右方延伸到两列(即PCIe/配置块列904 及 FSR 203 列)。
[0073]对于图14的时钟网络，GT裸片901的时钟源905耦合到用于时钟域1406的集成电路裸片910的垂直分布主干501。时钟域1406用于来自GT裸片901的GT的低偏斜时钟。时钟域1406具有与如先前所描述的全球时钟相同的拓扑。时钟域1306包含三个垂直子区及四个水平子区。从GT裸片901到两个邻近FSR 203，使用到布线轨迹400。为了清楚起见将处于从左方起第二 FSR列中的根401指示为两个单独节点，但这些节点为相同节点。根401处于垂直分布主干501与水平分布主干502的相交点处。此类FSR203列中的垂直分布主干501可用以使时钟域向上及向下延伸一行到那些行中的对应水平分布主干502。
[0074]图15到20为根据图1到8-2对多裸片系统1500的以上描述来描绘相应示范性时钟网络的框图。在下文同时参考图1到20来描述图15到20。
[0075]参考图15，多裸片系统1500包含耦合到内插物1510的两个集成电路裸片910及两个GT裸片901。顶部集成电路裸片910的定时块903中的时钟源905耦合到用于耦合到根401的布线轨迹400。根401耦合到向上延伸到上部集成电路裸片910的最上行FSR203且向下延伸到下部集成电路裸片910的最下行FSR 203的垂直分布主干501。用以提供垂直分布主干501的垂直分布片段的裸片到裸片互连可由构造阵列914的最外行中的资源提供。因此，可提供特定裸片外互连件用于与另一裸片介接。内插物1510可用于布线此类互连件。
[0076]与垂直分布主干501相交的两个集成电路裸片910的水平分布主干502用以将时钟信号传播到其它FSR 203及PCIe块904。时钟域1506因此横跨两个集成电路裸片910的构造阵列914。
[0077]参考图16，说明性地描绘四个不同的时钟网络拓扑。此类拓扑用于高扇出互连，其中使用互连时钟。在一拓扑中，时钟源905-4使用局部互连布线耦合到叶601。在此类拓扑中，时钟源905-4、叶601及局部互连布线都位于相同FSR 203中。
[0078]时钟域1601类似于用于单列FSR 203的时钟域1006，只是时钟源905_1处于FSR203中。从时钟源905-1，局部互连布线可用以到达I/O定时块903的缓冲器以创建I/O或低偏斜时钟。时钟域1602受限于单一 FSR 203，其中此类FSR 203中的时钟源905-2使用局部互连布线耦合到水平分布主干502。
[0079]时钟域1603具有在FSR 203中的时钟源905_3，其使用局部互连件耦合到邻近列中的FSR 203中的根401。根401耦合到垂直分布主干501。垂直分布主干501具有用于横跨此类邻近列中的三个FSR 203的三个片段，以用于使用水平分布主干502进行时钟分布。
[0080]参考图17，构造阵列914的外部行可具有用于裸片到裸片互连的资源，以允许垂直分布主干501在芯片外互连。此类资源可同样用于耦合到单片集成电路裸片910的GT1701。因此，垂直分布主干501可用以耦合到GT 1701。GT 1701资源可对应于FSR 203的列而分组。此处不描述关于时钟域1706的其它细节以避免重复。
[0081]已描述用于裸片到裸片互连的不同示范性结构。因此，存在多种方式来将时钟信号从一个裸片发送到另一裸片。此类裸片两者皆可涉及时钟接收器(clock sink)或源。时钟信号可对于低注入延迟路径在分布主干上发送或在时钟布线轨迹上发送、以节省分布主干。另外，可通过将时钟信号发送到数据输入来经由垂直分布主干发送数据选通。
[0082]参考图18，时钟源905可使用布线轨迹400路由到时钟域根401，如先前对于时钟域1801所描述。此类时钟源905可为时钟管理器，即具有例如PLL的块。与布线轨迹400处于相同行中的水平分布主干502F可用以将时钟信号反馈到此类时钟管理器以用于去除偏斜。可经由分布主干提供到时钟管理器-PLL块的反馈时钟，且不对轨迹进行布线以便延迟此类反馈时钟来匹配实际时钟分布的延迟。举例来说，此类反馈时钟延迟可匹配其中时钟网络延伸到芯片的电路边界的实际时钟输入实例的延迟。时钟域1801的垂直分布主干501可经延伸以用于在时钟域1801外部的垂直分布主干501F的此类反馈。沿着那些线，时钟域1802可涵盖时钟域1801，且布线到时钟管理器时钟源905及从所述时钟管理器时钟源布线。此类时钟管理器可经配置以调整延迟以考量任选延迟511之间的变化。此处不描述关于时钟域1801的其它细节以避免重复。
[0083]因此，通过将垂直分布主干的任何部分分接到布线回到时钟源的水平分布主干，可提供反馈补偿。因为可使用任选延迟，因此在何处分接此类垂直分布主干可能无关紧要。
[0084]参考图19，时钟域1906类似于时钟域1506，只是使用两个时钟域根401。在时钟域1906中，上部集成电路裸片910的水平布线轨迹402耦合到上部及下部集成电路裸片910的垂直布线轨迹403。上部及下部集成电路裸片910两者的此类垂直布线轨迹403用以将时钟源905耦合到上部集成电路裸片910的根401及下部集成电路裸片910的根401。因此，集成电路裸片910的垂直分布主干501不互连。此处不描述关于时钟域1906的其它细节以避免重复。
[0085]参考图20，时钟域2006类似于时钟域1906，其中同一时钟网络具有两个时钟域根401。在时钟域2006中，上部集成电路裸片910的中心水平布线轨迹“402C”耦合到上部及下部集成电路裸片910的垂直布线轨迹403。此类垂直布线轨迹403用以耦合到上部及下部集成电路裸片910的水平布线轨迹402，且此类水平布线轨迹402中的每一者耦合到单独的根401。两个根401中的每一者有效地親合到两个单独的垂直分布主干501。在另一配置中，时钟域2006可在水平布线轨迹402C的水平布线与垂直布线轨迹403的垂直布线轨迹的相交点处具有单一时钟域根401。此处不描述关于时钟域2006的其它细节以避免重复。
[0086]图21-1及21-2( “图21”)为描绘用于FSR 203的示范性时钟网络2100的电路图/框图。时钟网络2100包含水平布线轨迹402、垂直布线轨迹403、水平分布主干502及垂直分布主干501。图21-1为FSR 203的左方部分，且图21_2为此FSR 203的右方部分。
[0087]垂直布线轨迹403可经由三态缓冲器2101耦合到垂直分布主干501。三态缓冲器2101的输入可親合到垂直布线轨迹403，且三态缓冲器2101的输出可親合到垂直分布主干501。配置存储器单元(此处未展示)可用以编程用于三态缓冲器2101的控制信号，以将其置于缓冲状态或高阻抗三态中。因此，垂直布线轨迹403可选择性地耦合到对应垂直分布主干501。
[0088]垂直分布主干501可经由三态缓冲器2102耦合到水平布线轨迹402。三态缓冲器2102的输入可耦合到水平布线轨迹402，且三态缓冲器2102的输出可耦合到垂直分布主干
501。配置存储器单元(此处未展示)可用以编程用于三态缓冲器2102的控制信号，以将其置于缓冲状态或高阻抗三态中。因此，水平布线轨迹402可选择性地耦合到对应垂直分布主干501。
[0089]垂直布线轨迹403可经由双向耦合器2122耦合到水平布线轨迹402，且反之亦然。双向耦合器2122包含耦合在环路中的三态缓冲器2103及三态缓冲器2104。三态缓冲器2103的输入耦合到三态缓冲器2104的输出及垂直布线轨迹403。三态缓冲器2103的输出耦合到水平布线轨迹402。三态缓冲器2104的输入耦合到三态缓冲器2103的输出及水平布线轨迹402。三态缓冲器2104的输出耦合到垂直布线轨迹403。配置存储器单元(此处未展示)可用以编程用于三态缓冲器2103及2104的控制信号，以将其置于缓冲状态或高阻抗三态中。为操作双向耦合器2122，使三态缓冲器2103及2104中的任一者或两者处于三态条件中，即相关联布线轨迹不电耦合到彼此，或使此类三态缓冲器2103及2104中的一者处于三态条件且使此类三态缓冲器2103及2104中的另一者处于缓冲条件。如果三态缓冲器2103处于缓冲条件且三态缓冲器2104处于双向耦合器2122的三态条件，那么垂直布线轨迹403上的时钟信号可经由此三态缓冲器2103传递到对应水平布线轨迹402。同样，如果三态缓冲器2104处于缓冲条件且三态缓冲器2103处于双向耦合器2122的三态条件中，那么水平布线轨迹402上的时钟信号可经由此三态缓冲器2104传递到对应垂直布线轨迹 403。
[0090]再次，应了解，布线轨迹402及403以及分布主干501及502是双向的。沿着那些线，可或可不存在用于在相反方向上驱动信号的对应电路(其出于清楚起见而未展示且不加限制)。
[0091]两个水平分布主干502中的任一者可使用可选择耦合器2121耦合到对应垂直分布主干501。可选择耦合器2121包含多路复用器2105及三态缓冲器2106。配置存储器单元(此处未展示)可用以编程用于三态缓冲器2106的控制信号，以将其中的每一者置于缓冲器状态或高阻抗三态。同样，配置存储器单元(此处未展示)可用以编程用于多路复用器2105的控制选择信号。对于可选择耦合器2121，多路复用器2105的输入耦合到水平分布主干502，且多路复用器2105的另一输入耦合到另一水平分布主干502。控制选择信号可经设定以用于在此类水平分布主干502中的一者上选择时钟信号，以用于从此多路复用器2105输出。从此多路复用器2105的输出作为输入提供到对应三态缓冲器2106。三态缓冲器2106具有耦合到对应垂直分布主干501的输出。在缓冲条件中，三态缓冲器2106可将此类时钟信号传递到此类对应垂直分布主干501，且在三态条件中，三态缓冲器2106使多路复用器2105的输出以电气方式从此垂直分布主干501解親。因此，多个水平分布主干502可选择性地耦合到垂直分布主干501中的