复位电路及其驱动方法、移位寄存器单元、栅极扫描电路的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其是涉及一种复位电路及其驱动方法、移位寄存器单元、栅极扫描电路。
【背景技术】
[0002]内嵌式触控技术中，为了避免影响显示，一般是将显示过程中的扫描驱动过程与触控检测过程中的扫描过程分开执行。在进行栅极驱动扫描的过程中，在相邻两行的扫描之间会间隔有触控检测过程。在该触控检测过程中，如图1中所示，栅极扫描电路中当前移位到的移位寄存器单元的PU节点(PU节点为控制扫描信号输出的节点，相应的移位寄存器单元的输出模块的控制端连接该PU节点，在PU节点为高电平时输出扫描信号)需要维持为高电平，以在触控检测阶段之后输出对应的栅极扫描信号。这样存在的一个技术问题是:由于触控检测阶段通常较长，容易导致PU节点的漏电，在触控检测过程之后无法正常输出栅极扫描驱动脉冲。
【发明内容】
[0003]本发明的一个目的在于解决上述技术问题。
[0004]第一方面，本发明提供了一种复位电路，应用于移位寄存器单元中，用于对所述移位寄存器单元中的第一节点进行复位;所述移位寄存器单元包括输出电路，所述输出电路的控制端与所述第一节点相连，适于在所述第一节点为第一电平时输出扫描信号;所述复位电路包括复位单元、复位控制单元以及多个接入端；
[0005]所述复位单元连接第一接入端、第二接入端和第二节点；适于在所述第二节点的电压为第一电平时开启，将所述第二接入端与所述第一接入端导通；
[0006]所述复位控制单元，连接所述第一接入端、所述第二接入端、第三接入端和所述第二节点;适于在所述第一接入端的电压为第一电平时将所述第二接入端与所述第二节点导通;在所述第二接入端的电压为第二电平时，将所述第二节点与所述第三接入端导通;所述第一接入端用于连接所述第一节点。
[0007]进一步的，所述复位单元包括第一晶体管，所述第一晶体管的栅极连接所述第二节点，源极和漏极中的一个电极连接所述第一接入端，另一个电极连接所述第二接入端，所述第一晶体管的导通电平为第一电平。
[0008]进一步的，所述复位控制单元包括第一子控制单元、第二子控制单元和第三子控制单元；
[0009]所述第一子控制单元连接所述第一接入端、所述第二接入端和所述第二节点，适于在所述第一接入端为第一电平时开启，将所述第二节点和所述第二接入端导通；
[0010]所述第二子控制单元连接所述第三接入端、所述第二节点和第三节点，适于在所述第三节点的电压为所述第二子控制单元对应的有效电平时开启，将所述第二节点与所述第三接入端导通；[0011 ]所述第三子控制单元连接所述第二接入端和所述第三节点;适于在所述第二接入端的电压为第一电平时，将所述第三节点的电压置为所述第二子控制单元对应的无效电平;在所述第二接入端的电压为第二电平时，将所述第三节点的电压置为所述第二子控制单元对应的有效电平。
[0012]进一步的，所述第三子控制单元包括第二晶体管和第三晶体管;所述第二晶体管的栅极连接所述第二接入端，源极和漏极中的一个电极连接第四接入端，另一个电极连接所述第三节点，所述第二晶体管的导通电平为第一电平;所述第三晶体管的源极和漏极中的一个电极以及栅极连接第五接入端，源极和漏极中的另一个电极连接所述第三节点，所述第三晶体管的导通电平为第二子控制模块对应的有效电平。
[0013]进一步的，所述第二子控制单元包括第四晶体管，所述第四晶体管的栅极连接所述第三节点，源极和漏极中的一个电极连接所述第三接入端，另一个电极连接所述第二节点;所述第四晶体管的导通电平为第二子控制单元对应的有效电平。
[0014]进一步的，所述第二子控制单元对应的有效电平为第一电平。
[0015]进一步的，所述第一子控制单元包括第五晶体管，所述第五晶体管的栅极连接所述第一接入端，源极和漏极中的一个电极连接所述第二节点，另一个电极连接所述第二接入端;所述第五晶体管的导通电平为第一电平。
[0016]进一步的，所述第一电平为高电平，所述第二电平为低电平。
[0017]第二方面，本发明提供了一种驱动上述任一项所述的复位电路的方法，包括第一扫描阶段、第二扫描阶段和扫描中止阶段;所述扫描中止阶段的起始时刻为所述第一扫描阶段的结束时刻，结束时刻为所述第二扫描阶段的起始时刻；
[0018]在第一扫描阶段和第二扫描阶段，在所述第二接入端施加第二电平的电压；
[0019]在扫描中止阶段，在所述第二接入端施加第一电平的电压。
[0020]第三方面，本发明提供了一种移位寄存器单元，包括:输入电路、输出电路、复位电路，并具有复位控制信号端;其中，输入电路适于根据接收到的扫描信号将第一节点的电压置为第一电平;所述输出电路的控制端与所述第一节点相连，适于在所述第一节点的电平为第一电平时输出扫描信号;所述复位电路为上述任一项所述的复位电路，其第一接入端连接所述第一节点，第三接入端连接复位控制信号端。
[0021]第四方面，本发明提供了一种栅极扫描电路，包括多个级联的移位寄存器单元，除第一级移位寄存器单元和最后一级移位寄存器单元之外的各级移位寄存器单元中，至少一级移位寄存器单元为上述的移位寄存器单元。
[0022]第五方面，本发明提供了一种显示装置，包括上述任一项所述的栅极扫描电路。
[0023]包含本发明提供的复位电路的移位寄存器单元在扫描阶段，可以正常的实现对第一节点的复位，从而正常的实现输出扫描信号的功能。而在扫描中止阶段，能够将第一节点维持第一电平，从而能够使得移位寄存器单元在恢复扫描后正常输出扫描信号。
【附图说明】
[0024]通过参考附图会更加清楚的理解本发明的特征信息和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中:
[0025]图1为现有技术中一种移位寄存器单元的电路示意图；
[0026]图2为对图1中的移位寄存器单元驱动时关键信号和节点的电位变化图；
[0027]图3示出了本发明提供的一种复位电路的结构示意图；
[0028]图4示出了图3中的复位电路的一种具体的电路图；
[0029]图5示出了图4中的复位电路工作时的关键信号的时序图；
[0030]图6示出了本发明提供的一种移位寄存器单元的结构示意图。
【具体实施方式】
[0031]为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和【具体实施方式】对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
[0032]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
[0033]现有的一种移位寄存器单元的基本结构可以参考图1，包括M1-M9共9个N型晶体管以及一个电容Cl，并具有多个输入端包括:CLK、VDD、INPUT、RESET和VSS，对图1中的移位寄存器单元的驱动过程可以参考图2，在整个驱动过程中，在输入端CLK上施加时钟信号，在输入端VDD上施加高电平，在VSS上施加低电平;在其他输入端INPUT和RESET上则在不同阶段分别施加一个高电平脉冲信号，具体来说:
[0034]在第一阶段SI，在输入端INPUT上施加高