专利名称：存储器件与放大位线和互补位线的电压电平的方法
技术领域：
本发明涉及一种半导体存储器件，具体地讲，本发明涉及一种使用位线读出放大器的存储器件，该位线读出放大器具有通过栅极偏压控制实现的任意读出方向；以及一种放大存储器件的位线和互补位线的电压电平的方法。
背景技术：
一般地，由于动态随机存取存储器(DRAM)单元不具有自身放大能力，所以在读出操作期间使用连接于存储单元的位线读出放大器来读出存储单元数据。位线读出放大器读出并且放大由于位线中电荷分布所产生的大约为100mV～250mV的电压差。
已经公开过一种方法，该方法把位线和互补位线预充电到电源电压VDD电平，然后读出并且放大与DRAM的位线读出放大器相连的单元数据。在这一情况下，由于当单元数据为“1”时，位线中不出现电荷分布，所以在位线与互补位线之间不会产生电压差，因此不可能读出单元数据。作为解决这一问题的方案，提供了被预充电到VDD/2电平的参照单元，以降低互补位线的电压电平，并在位线和互补位线之间产生电压差，以便能够读出单元数据。
还已经公开过另一种方法，该方法把位线和互补位线预充电到地电压VSS电平，然后读出并且放大位线读出放大器中的单元数据。在这一情况下，由于单元数据为“0”时被预充电到地电压VSS的位线中不出现电荷分布，所以不可能读出单元数据，于是为了读出单元数据，就需要被预充电到VDD/2电平的参照单元。
图1是说明了传统的位线读出放大器的电路图。参照图1，把第一存储单元110和第一参照单元130连接于位线BL，并且把第二存储单元120和第二参照单元140连接于互补位线BLB。把位线均衡电路150连接在位线BL与互补位线BLB之间。当使能第一存储单元110的字线WL1时，第一存储单元110的数据被传送到位线BL，并通过读出位线BL与互补位线BLB之间的电压差的位线读出放大器160，来读出并且放大第一存储单元110的数据。此时，使能连接于互补位线BLB的第二参照单元140的字线RWL1，并且把相应于电源电压VDD的一半即电压电平VDD/2的电压电平提供给互补位线BLB。因此，通过把互补位线BLB的电压电平VDD/2作为参照，位线读出放大器160读出位线BL的电压电平。
然而，参照单元的添加可能导致存储器芯片的尺寸增加。另外，当参照单元具有缺陷时，修复缺陷参照单元的设计技术可能十分复杂。因此，需要能够在不使用参照单元的情况下运行的位线读出放大器。
发明内容
本发明提供了一种位线读出放大器，该位线读出放大器不使用参照单元，在读出存储单元数据的过程中，在位线和互补位线上拥有预定的读出方向。
本发明还提供了一种位线读出方法，其中，在位线和互补位线上提供了预定的读出方向。
根据本发明的一个方面，提供了一种存储器件，该存储器件包括第一存储单元，连接于位线；第二存储单元，连接于互补位线；位线均衡电路，把位线和互补位线预充电到源电压电平；读出使能单元，响应于读出使能信号，把其输出结点处的电压改变为地电压；以及位线读出放大器，其中，当选择了连接于位线的第一存储单元时，产生用于选择连接于互补位线的第二存储单元的第二寻址信号，第二寻址信号具有比用于选择连接于位线的第一存储单元的第一寻址信号的电压电平高的电压电平，从而使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平，其中，响应于互补位线的电压电平和第一寻址信号，在读出使能单元的输出结点与位线之间形成第一电流通路，以及响应于位线的电压电平和第二寻址信号，在读出使能单元的输出结点与互补位线之间形成第二电流通路。
当选择了连接于互补位线的第二存储单元时，可以使用比第二寻址信号的电压电平高的电压电平来生成第一寻址信号，从而使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平。
在一个实施例中，读出使能单元是反向器，这一反向器包括串联地连接在源电压与地电压之间的PMOS晶体管和NMOS晶体管，该PMOS晶体管和NMOS晶体管的栅极被提供有读出使能信号。
位线读出放大器可以包括第一PMOS晶体管，其源极被提供有源电压，其漏极连接于位线，以及其栅极连接于互补位线；第二PMOS晶体管，其源极被提供有源电压，其漏极连接于互补位线，以及其栅极连接于位线；第一NMOS晶体管和第二NMOS晶体管，串联地连接在位线与读出使能单元的输出结点之间，第一NMOS晶体管的栅极被提供有第一控制信号，当选择了连接于互补位线的存储单元时，激活该第一控制信号，第二NMOS晶体管的栅极连接于互补位线；以及第三NMOS晶体管和第四NMOS晶体管，串联地连接在互补位线与读出使能单元的输出结点之间，第三NMOS晶体管的栅极被提供有第二控制信号，当选择了连接于位线的存储单元时，激活该第二控制信号，第四NMOS晶体管的栅极连接于位线。
可由第一控制信号生成电路生成第一控制信号，并且第一控制信号生成电路可以包括第一PMOS晶体管，其源极被提供有第一源电压，该第一源电压具有高于第二源电压的电压电平，且其栅极被提供有第二寻址信号的反向信号；第二PMOS晶体管，其源极被提供有第二源电压，且其栅极被提供有第一寻址信号；以及NMOS晶体管，其源极被提供有地电压，其栅极被提供有读出使能信号，且其漏极连接于第一PMOS晶体管和第二PMOS晶体管的漏极。
可由第二控制信号生成电路生成第二控制信号，并且第二控制信号生成电路可以包括第一PMOS晶体管，其源极被提供有第一源电压，该第一源电压具有高于第二源电压的电压电平，且其栅极被提供有第二寻址信号；第二PMOS晶体管，其源极被提供有第二源电压，且其栅极被提供有第一寻址信号的反向的信号；以及NMOS晶体管，其源极被提供有地电压，其栅极被提供有读出使能信号，且其漏极连接于第一PMOS晶体管和第二PMOS晶体管的漏极。
根据本发明的另一个方面，提供了一种存储器件，该存储器件包括第一存储单元，连接于位线；第二存储单元，连接于互补位线；位线均衡电路，把位线和互补位线预充电到地电压电平；读出使能单元，响应于读出使能信号，把其输出结点处的电压改变为源电压电平；以及位线读出放大器，其中，当选择了连接于位线的第一存储单元时，产生用于选择连接于互补位线的第二存储单元的第二寻址信号，第二寻址信号具有比用于选择连接于位线的第一存储单元的第一寻址信号的电压电平低的电压电平，从而使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平，其中，响应于互补位线的电压电平和第一寻址信号，在读出使能单元的输出结点与位线之间形成第一电流通路，以及响应于互补位线的电压电平和第二寻址信号，在读出使能单元的输出结点与互补位线之间形成第二电流通路。
当选择了连接于互补位线的第二存储单元时，可以使用比第二寻址信号的电压电平低的电压电平来生成第一寻址信号，从而使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平。
在一个实施例中，读出使能单元是反向器，这一反向器包括串联地连接在源电压与地电压之间的PMOS晶体管和NMOS晶体管，PMOS晶体管和NMOS晶体管的栅极被提供有读出使能信号。
位线读出放大器可以包括第一NMOS晶体管，其源极被提供有地电压，其漏极连接于位线，以及其栅极连接于互补位线；第二NMOS晶体管，其源极被提供有源电压，其漏极连接于互补位线，以及其栅极连接于位线；第一PMOS晶体管和第二PMOS晶体管，串联地连接在位线与读出使能单元的输出结点之间，第一PMOS晶体管的栅极被提供有第一控制信号，当选择了连接于互补位线的存储单元时，激活该第一控制信号，第二PMOS晶体管的栅极连接于互补位线；以及第三PMOS晶体管和第四PMOS晶体管，串联地连接在互补位线与读出使能单元的输出结点之间，第三PMOS晶体管的栅极被提供有第二控制信号，当选择了连接于位线的存储单元时，激活该第二控制信号，第四PMOS晶体管的栅极连接于位线。
可由第一控制信号生成电路生成第一控制信号，并且第一控制信号生成电路可以包括第一NMOS晶体管，其源极被提供有第二地电压，该第二地电压具有低于第一地电压的电压电平，且其栅极被提供有第二寻址信号；第二NMOS晶体管，其源极被提供有第一地电压，且其栅极被提供有反向的第一寻址信号；以及PMOS晶体管，其源极被提供有源电压，其栅极被提供有反向的读出使能信号，且其漏极连接于第一和第二NMOS晶体管的漏极。
可由第二控制信号生成电路生成第二控制信号，并且第二控制信号生成电路可以包括第一NMOS晶体管，其源极被提供有第二地电压，该第二地电压具有低于第一地电压的电压电平，且其栅极被提供有第二寻址信号；第二NMOS晶体管，其源极被提供有第一地电压，且其栅极被提供有第一寻址信号的反向信号；以及PMOS晶体管，其源极被提供有源电压，且其栅极被提供有反向的读出使能信号，其漏极连接于第一和第二NMOS晶体管的漏极。
根据本发明的另一个方面，提供了一种放大存储器件的位线和互补位线的电压电平的方法，该方法包括(a)把位线和互补位线预充电到源电压电平；(b)使能连接于位线的第一存储单元，以把第一存储单元的数据传送到位线；以及(c)响应于读出使能信号，允许读出使能单元的输出结点拥有地电压电平，其中步骤(b)包括(b-1)使用比用于选择第一存储单元的第一寻址信号的电压电平高的电压电平，来生成用于选择连接于互补位线的第二存储单元的第二寻址信号；以及(b-2)使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平，响应于互补位线的电压电平和第一寻址信号，在读出使能单元的输出结点与位线之间形成第一电流通路，响应于位线的电压电平和第二寻址信号，在读出使能单元的输出结点与互补位线之间形成第二电流通路。
该方法还可以包括(d)使能连接于互补位线的第二存储单元，以把第二存储单元的数据传送到互补位线，并且步骤(d)可以包括(d-1)使用比第二寻址信号的电压电平高的电压电平来生成第一寻址信号；以及(d-2)使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平。
根据本发明的另一个方面，提供了一种放大存储器件的位线和互补位线的电压电平的方法，该方法包括(a)把位线和互补位线预充电到地电压电平；(b)使能连接于位线的第一存储单元，以把第一存储单元的数据传送到位线；以及(c)响应于读出使能信号，允许读出使能单元的输出结点拥有源电压电平，其中步骤(b)包括(b-1)使用比用于选择第一存储单元的第一寻址信号的电压电平低的电压电平，来生成用于选择连接于互补位线的第二存储单元的第二寻址信号；以及(b-2)使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平，响应于互补位线的电压电平和第一寻址信号，在读出使能单元的输出结点与位线之间形成第一电流通路，响应于位线的电压电平和第二寻址信号，在读出使能单元的输出结点与互补位线之间形成第二电流通路。
该方法还可以包括(d)使能连接于互补位线的第二存储单元，以把第二存储单元的数据传送到互补位线，并且步骤(d)可以包括(d-1)使用比第二寻址信号的电压电平低的电压电平来生成第一寻址信号；以及(d-2)使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平。
因此，根据本发明，提供了一种方向性，在读出连接于位线的存储单元的数据的过程中，这种方向性允许互补位线转换成与单元数据相反的电压电平，从而不需要传统的参照单元。
通过对本发明的优选实施例的更具体的描述，本发明的上述与其它目的、特性以及优点将变得清楚，如附图所示，在所有不同的图中，以相同的参考符号表示相同的部件。不必要在比例描述这些附图，而重点在于说明本发明的原理。
图1说明了包括传统的位线读出放大器的存储器件。
图2说明了根据本发明第一实施例的位线读出放大器。
图3说明了用于操作图2所示的位线读出放大器的第一控制信号生成电路。
图4说明了用于操作图2所示的位线读出放大器的第二控制信号生成电路。
图5说明了根据本发明第二实施例的位线读出放大器。
图6说明了用于操作图5所示的位线读出放大器的第一控制信号生成电路。
图7说明了用于操作图5所示的位线读出放大器的第二控制信号生成电路。
具体实施例方式
图2是说明了根据本发明第一实施例的位线读出放大器的电路图。在图2中，把位线读出放大器230和位线均衡电路240连接在位线BL与互补位线BLB之间，其中，把第一存储单元210连接于位线BL，把第二存储单元220连接于互补位线BLB。在一个实施例中，第一和第二存储单元210和220分别为拥有一个晶体管和一个电容器的动态随机存取存储器(DRAM)。
位线读出放大器230包括第一和第二PMOS晶体管MP0和MP1，它们的源极被提供有电源电压VDD，它们的漏极分别连接于位线BL和互补位线BLB；读出使能单元235，响应于读出放大器使能信号SAE；第一和第二NMOS晶体管MN0和MN1，串联地连接在位线BL与读出使能单元235的输出结点NA之间；以及第三和第四NMOS晶体管MN2和MN3，串联地连接在互补位线BLB与读出使能单元235的输出结点NA之间。读出使能单元235包括反向器，读出放大器使能信号SAE被输入到该反向器。把第一PMOS晶体管MP0的栅极和第二NMOS晶体管MN1的栅极连接于互补位线BLB，并且把第二PMOS晶体管MP1的栅极和第四NMOS晶体管MN3的栅极连接于位线BL。第一NMOS晶体管MN0的栅极被提供有第一控制信号VTRUE，以及第三NMOS晶体管MN2的栅极被提供有第二控制信号VCOMP。
在位线读出放大器230中，相应于所选存储单元，使用比第二控制信号VCOMP的电压电平高的电压电平来生成第一控制信号VTRUE，或者使用比第一控制信号VTRUE的电压电平高的电压电平来生成第二控制信号VCOMP，并且响应于将读出使能信号SAE激活到逻辑高电平，读出使能单元235的输出结点NA变成地电压VSS电平，于是放大了位线BL和互补位线BLB的电压电平。
位线均衡电路240包括第四和第五PMOS晶体管MP3和MP4，它们的源极被提供有电源电压VDD，并且漏极被分别连接于位线BL和互补位线BLB；以及第六PMOS晶体管MP5，连接在位线BL与互补位线BLB之间。第四、第五以及第六PMOS晶体管MP3、MP4以及MP5的栅极被提供有均衡信号/EQ。响应于将均衡信号/EQ激活到逻辑低电平，位线BL和互补位线BLB被预充电成电源电压VDD电平。
根据本实施例的位线读出放大器230在下列方式操作。首先，通过位线均衡电路240把位线BL和互补位线BLB预充电成电源电压VDD。
在存储于第一存储单元210中的数据为逻辑“1”的情况下，当使能第一字线WL0时，把第一存储单元210的数据“1”传送到位线BL，以便位线BL保持电源电压VDD电平。把第二控制信号VCOMP激活成第一源电压VDDH电平，以导通第三NMOS晶体管MN2，并且把第一控制信号VTRUE激活成第二源电压VDDL电平，以导通第一NMOS晶体管MN0。第一源电压VDDH拥有高于第二源电压VDDL的电压电平。例如，如果第二源电压VDDL电平为电源电压VDD电平，则第一源电压VDDH意味着存储器件中的高电压VPP或者相应于高电压VPP电平的外部电源电压。在本实施例中，假设把第一源电压VDDH设置成高电压VPP电平，并且把第二源电压VDDL设置成电源电压VDD电平。如果第二源电压VDDL拥有低于电源电压VDD的电压电平，则本领域技术人员将很容易意识到，可以把第一源电压VDDH设置成电源电压VDD电平。
响应于把读出使能信号SAE激活成逻辑高电平，读出使能单元235的输出结点NA转变成地电压VSS电平。响应于位线BL的电源电压VDD电平，导通第四NMOS晶体管MN3，并导通其栅极被提供有高电压VPP电平的第三NMOS晶体管MN2，以便形成从互补位线BLB通向拥有地电压VSS电平的读出使能单元235的输出结点NA的强电流通路。因此，使互补位线BLB下降到地电压VSS电平，从而切断了第二NMOS晶体管MN1。因此，位线BL保持电源电压VDD电平，而互补位线BLB变成地电压VSS电平，以便位线BL与互补位线BLB之间的电压差变大。
在存储在第一存储单元210中的数据为逻辑“0”的情况下，当使能第一字线WL0时，把第一存储单元210的数据“0”传送到位线BL。把第二控制信号VCOMP激活成第一源电压VDDH电平，以导通第三NMOS晶体管MN2，并且把第一控制信号VTRUE激活成第二源电压VDDL电平，以导通第一NMOS晶体管MN0。接下来，响应于把读出使能信号SAE激活成逻辑高电平，读出使能单元235的输出结点NA转变成地电压VSS电平。
由于单元数据“0”被传送到位线BL，所以位线BL的电压电平从电源电压VDD电平稍微下降。因此，轻微导通第四NMOS晶体管MN3，并导通了其栅极连接于被预充电成电源电压VDD电平的互补位线BLB的第二NMOS晶体管MN1，于是通过导通的第一NMOS晶体管MN0和第二NMOS晶体管MN1，形成了从位线BL通向拥有地电压VSS电平的读出使能单元235的输出结点NA的强电流通路。因此，位线BL转变成地电压VSS电平，从而切断了第四NMOS晶体管MN3，以便位线BL转变成地电压VSS，而且互补位线BLB变成电源电压VDD电平。因此，位线BL与互补位线BLB之间的电压差变大。
分别由图3和4中所示的控制信号生成电路提供第一控制信号VTRUE和第二控制信号VCOMP。
图3描述了第一控制信号(VTRUE)生成电路，这一电路包括第一PMOS晶体管MP30，其源极被提供有第一源电压VDDH，且其栅极被提供有反向的第二寻址信号/SAET；第二PMOS晶体管MP31，其源极被提供有第二源电压VDDL，且其栅极被提供有第一寻址信号SAEC；以及NMOS晶体管MN30，其漏极连接于第一和第二PMOS晶体管MP30和MP31的漏极，其栅极被提供有反向的读出使能信号/SEA，且其源极被提供有地电压VSS。把第一和第二PMOS晶体管MP30和MP31的漏极与NMOS晶体管MP30的漏极互相连接，以提供第一控制信号VTRUE。
当选择了连接于位线BL的存储单元210(参见图2)时，在逻辑低电平生成第一寻址信号SAEC，并且当选择了连接于互补位线BLB的存储单元220(参见图2)时，在逻辑高电平生成第一寻址信号SAEC。当选择了连接于互补位线BLB的存储单元220(参见图2)时，在逻辑高电平生成第二寻址信号SAET，并且当选择了连接于位线BL的存储单元210(参见图2)时，在逻辑低电平生成第二寻址信号SAET。使用用于选择存储单元210和220的地址信号中的最低有效位(LSB)地址信号，作为第一寻址信号SAEC和第二寻址信号SAET。
图4描述了第二控制信号(VCOMP)生成电路，这一电路包括第一PMOS晶体管MP40，其源极被提供有第一源电压VDDH，且其栅极被提供有第二寻址信号SEAT；第二PMOS晶体管MP41，其源极被提供有第二源电压VDDL，且其栅极被提供有反向的第一寻址信号/SAEC；以及NMOS晶体管MN40，其漏极连接于第一和第二PMOS晶体管MP40和MP41的漏极，其栅极被提供有反向的读出使能信号/SEA，且其源极被提供有地电压VSS。把第一和第二PMOS晶体管MP40和MP41的漏极与NMOS晶体管MP40的漏极互相连接，以提供第二控制信号VCOMP。
图3和4中所描述的第一和第二控制信号生成电路，与以上参照图2所描述的位线读出放大器230的操作相结合地进行操作。即，在响应于在逻辑高电平激活读出使能信号SAE而切断NMOS晶体管MN30和MN40的情况下，当选择了第一存储单元210时，在逻辑低电平生成第一寻址信号SAEC，并且在逻辑低电平生成第二寻址信号SAET。因此，在第二源电压VDDL电平生成了第一控制信号VTRUE，并且在第一源电压VDDH电平生成第二控制信号VCOMP。
另一方面，当选择了第二存储单元220时，在逻辑高电平生成第一寻址信号SAEC，并且在逻辑高电平生成第二寻址信号SAET。因此，在第一源电压VDDH电平生成了第一控制信号VTRUE，并且在第二源电压VDDL电平生成第二控制信号VCOMP。
即，当选择了连接于位线的存储单元210时，在第一源电压VDDH激活用于转换连接于互补位线BLB的晶体管MN2的第二控制信号VCOMP。当选择了连接于互补位线BLB的存储单元220时，在第一源电压VDDH电平激活用于转换连接于位线BL的晶体管MN0的第一控制信号VTRUE。这意味着，当选择了连接于位线BL或互补位线BLB的存储单元时，就转换了与互补位线BLB或位线BL相反连接的位线读出放大器230的晶体管，也就是说，位线读出放大器230具有读出方向性。
图5是说明了根据本发明第二实施例的位线读出放大器的电路图。参照图5，把位线读出放大器530和位线均衡电路540连接在连接到第一存储单元510的位线BL与连接到第二存储单元520的互补位线BLB之间。响应于位线均衡信号EQ，位线均衡电路540把位线BL和互补位线BLB预充电成地电压VSS电平。位线读出放大器530放大位线BL与互补位线BLB之间的电压差，以读出传送于被预充电成地电压VSS电平的位线BL和互补位线BLB的存储单元数据。
位线读出放大器530包括读出使能单元535，其响应于读出放大器使能信号/SAE；第一和第二PMOS晶体管MP30和MP1，串联地连接在位线BL与读出使能单元535的输出结点NB之间；第三和第四PMOS晶体管MP2和MP3，串联地连接在互补位线BL与读出使能单元535的输出结点NB之间；以及第一和第二NMOS晶体管MN0和MN1，它们的源极被提供有地电压VSS，且漏极分别连接于位线BL和互补位线BLB。
读出使能单元535包括反向器，读出放大器使能信号/SAE被输入到该反向器。把第一NMOS晶体管MN0和第二PMOS晶体管MP1的栅极连接于互补位线BLB，并且把第二NMOS晶体管MN1和第四PMOS晶体管MP3的栅极连接于位线BL。第一PMOS晶体管MP0的栅极被提供有第一控制信号/VTRUE，而第三PMOS晶体管MP2的栅极被提供有第二控制信号/VCOMP。
在位线读出放大器530中，相应于所选存储单元，使用比第二控制信号/VCOMP的电压电平低的电压电平来生成第一控制信号/VTRUE，或者使用比第一控制信号/VTRUE的电压电平低的电压电平来生成第二控制信号/VCOMP，而且响应于在逻辑低电平激活读出使能信号/SAE，读出使能单元535的输出结点NB变成电源电压VDD电平，从而放大了位线BL和互补位线BLB的电压电平。
位线均衡电路540包括第四和第五NMOS晶体管MN3和MN4，它们的源极被提供有地电压VSS，且漏极分别连接于位线BL和互补位线BLB；和第六NMOS晶体管MN5，连接在位线BL与互补位线BLB之间。第四、第五以及第六NMOS晶体管MN3、MN4以及MN5的栅极被提供有均衡信号EQ。响应于把均衡信号EQ激活成逻辑低电平，位线BL和互补位线BLB被预充电成地电压VSS电平。
分别由图6和7中所描述的控制信号生成电路提供第一控制信号/VTRUE和第二控制信号/VCOMP。
图6描述了第一控制信号(/VTRUE)生成电路，这一电路包括第一NMOS晶体管MN60，其源极被提供有第二地电压VSSL，而且其栅极被提供有第二寻址信号SAET；第二NMOS晶体管MN61，其源极被提供有第一地电压VSSH，而且其栅极被提供有反向的第一寻址信号/SAEC；以及PMOS晶体管MP60，其漏极连接于第一和第二NMOS晶体管MN60和MN61的漏极，其栅极被提供有反向的读出使能信号SAE，而且其源极被提供有电源电压VDD。把第一和第二NMOS晶体管MN60和MN61的漏极与PMOS晶体管MP60的漏极互相连接，以提供第一控制信号/VTRUE。
图7描述了第二控制信号(/VCOMP)生成电路，这一电路包括第一NMOS晶体管MN70，其源极被提供有第二地电压VSSL，而且其栅极被提供有反向的第二寻址信号/SAET；第二NMOS晶体管MN71，其源极被提供有第一地电压VSSH，而且其栅极被提供有第一寻址信号SAEC；以及PMOS晶体管MP70，其漏极连接于第一和第二NMOS晶体管MN70和MN71的漏极，其栅极被提供有反向的读出使能信号SAE，而且其源极被提供有电源电压VDD。把第一和第二NMOS晶体管MN70和MN71的漏极与PMOS晶体管MP70的漏极互相连接，以提供第二控制信号/VCOMP。
当选择了第一存储单元510时，在逻辑高电平生成反向的第一寻址信号/SAEC，以及在逻辑高电平生成反向的第二寻址信号/SAET，从而可在第一地电压VSSH电平生成第一控制信号/VTRUE，并且在第二地电压VSSL电平生成第二控制信号/VCOMP。当选择了第二存储单元520时，在逻辑高电平生成第二寻址信号SAET，并且在逻辑高电平生成第一寻址信号SAEC，从而可在第二地电压VSSL电平生成第一控制信号/VTRUE，并且在第一地电压VSSH电平生成第二控制信号/VCOMP。此处，把第二地电压VSSL电平设置成低于第一地电压VSSH的电压电平。
根据本实施例的位线读出放大器530在如下方式操作。最初，通过位线均衡电路540把位线BL和互补位线BLB预充电成地电压VSS电平。
首先，在存储于第一存储单元510中的数据为逻辑“1”的情况下，当使能第一字线WL0时，把第一存储单元510的数据“1”传送到位线BL，以便位线BL的电压电平从地电压VSS电平稍微升高。在第二地电压VSSL电平激活第二控制信号/VCOMP，以导通第三PMOS晶体管MP2，并且在第一地电压VSSH电平激活第一控制信号/VTRUE，以导通第一PMOS晶体管MP0。响应于把读出使能信号SAE激活成逻辑高电平，读出使能单元535的输出结点NB变成电源电压VDD电平。
由于单元数据“1”被传送到位线BL，位线BL的电压电平从地电压VSS电平稍微升高。因此，轻微导通第四PMOS晶体管MP3，而且导通了其栅极连接于被预充电到地电压VSS电平的互补位线BLB的第二PMOS晶体管MP1，以便通过导通的第一PMOS晶体管MP0和第二PMOS晶体管MP1，形成从位线BL通向具有电源电压VDD电平的读出使能单元535的输出结点NB的强电流通路。因此，位线BL变成电源电压VDD电平，以切断第四PMOS晶体管MP3，于是位线BL变成电源电压VDD，而互补位线BLB变成地电压VSS电平。因此，位线BL与互补位线BLB之间的电压差变大。
其次，在存储于第一存储单元510中的数据为逻辑“0”的情况下，当使能第一字线WL0时，第一存储单元510的数据“0”被传送到位线BL。在第二地电压VSSL电平激活第二控制信号/VCOMP，以导通第三PMOS晶体管MP2，并且在第一地电压VSSH电平激活第一控制信号/VTRUE，以导通第一PMOS晶体管MP0。接下来，响应于把读出使能信号SAE激活成逻辑高电平，读出使能单元535的输出结点NB变成电源电压VDD电平。
响应于位线BL的地电压VSS电平，导通第四PMOS晶体管MP3，并导通其栅极被提供有具有第二地电压VSSL电平的第二控制信号/VCOMP的第三NMOS晶体管MN2，从而形成了从互补位线BLB通向拥有电源电压VDD电平的读出使能单元535的输出结点NB的强电流通路。于是，把互补位线BLB升至电源电压VDD电平，以切断第二PMOS晶体管MP1。因此，位线BL保持地电压VSS电平，而互补位线BLB变成电源电压VDD电平，从而使位线BL和互补位线BLB之间的电压差变大。
因此，在根据本实施例的位线读出放大器中，当选择了连接于位线BL的存储单元510时，在第二地电压VSSL电平激活用于转换连接于互补位线BLB的晶体管MP2的第二控制信号/VCOMP。当选择了连接于互补位线BLB的存储单元520时，在第二地电压VSSL电平激活用于转换连接于位线BL的晶体管MP0的第一控制信号/VTRUE。这意味着，当选择了连接于位线BL或互补位线BLB的存储单元时，就转换了与互补位线BLB或位线BL相反连接的位线读出放大器530的晶体管，也就是说，位线读出放大器530具有读出方向性。
尽管已参照本发明的示范性实施例具体地说明和描述了本发明，然而本领域技术人员将会理解，在不脱离权利要求所定义的本发明的实质与范围的情况下，可以对本发明进行形式和细节方面的各种修改。
权利要求
1.一种存储器件，该存储器件包括第一存储单元，连接于位线；第二存储单元，连接于互补位线；位线均衡电路，把位线和互补位线预充电到电源电压电平；读出使能单元，响应于读出使能信号，把其输出结点处的电压改变为地电压；以及位线读出放大器，其中，当选择了连接于位线的第一存储单元时，使用比用于选择连接于位线的第一存储单元的第一寻址信号的电压电平高的电压电平，来产生用于选择连接于互补位线的第二存储单元的第二寻址信号，从而使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平，其中，第一电流通路是响应于互补位线的电压电平和第一寻址信号而在读出使能单元的输出结点与位线之间形成的，以及第二电流通路是响应于位线的电压电平和第二寻址信号而在读出使能单元的输出结点与互补位线之间形成的。
2.根据权利要求1所述的存储器件，其中，当选择了连接于互补位线的第二存储单元时，使用比第二寻址信号的电压电平高的电压电平来生成第一寻址信号，从而使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平。
3.根据权利要求1所述的存储器件，其中，所述读出使能单元是反向器，该反向器包括串联地连接在电源电压与地电压之间的PMOS晶体管和NMOS晶体管，该PMOS晶体管和NMOS晶体管的栅极被提供有读出使能信号。
4.根据权利要求1所述的存储器件，其中，所述位线读出放大器包括第一PMOS晶体管，其源极被提供有电源电压，其漏极连接于位线，以及其栅极连接于互补位线；第二PMOS晶体管，其源极被提供有电源电压，其漏极连接于互补位线，以及其栅极连接于位线；第一NMOS晶体管和第二NMOS晶体管，串联地连接在位线与所述读出使能单元的输出结点之间，该第一NMOS晶体管的栅极被提供有第一控制信号，当选择了连接于互补位线的存储单元时，激活该第一控制信号，该第二NMOS晶体管的栅极连接于互补位线；以及第三NMOS晶体管和第四NMOS晶体管，串联地连接在互补位线与所述读出使能单元的输出结点之间，该第三NMOS晶体管的栅极被提供有第二控制信号，当选择了连接于位线的存储单元时，激活该第二控制信号，该第四NMOS晶体管的栅极连接于位线。
5.根据权利要求1所述的存储器件，其中，所述第一控制信号是由第一控制信号生成电路生成的，并且所述第一控制信号生成电路包括第一PMOS晶体管，其源极被提供有第一源电压，该第一源电压具有高于第二源电压的电压电平，且其栅极被提供有第二寻址信号的反向信号；第二PMOS晶体管，其源极被提供有第二源电压，且其栅极被提供有第一寻址信号；以及NMOS晶体管，其源极被提供有地电压，其栅极被提供有读出使能信号，且其漏极连接于第一PMOS晶体管和第二PMOS晶体管的漏极。
6.根据权利要求1所述的存储器件，其中，所述第二控制信号是由第二控制信号生成电路生成的，以及第二控制信号生成电路包括第一PMOS晶体管，其源极被提供有第一源电压，该第一源电压具有高于第二源电压的电压电平，且其栅极被提供有第二寻址信号；第二PMOS晶体管，其源极被提供有第二源电压，且其栅极被提供有第一寻址信号的反向信号；以及NMOS晶体管，其源极被提供有地电压，其栅极被提供有读出使能信号，且其漏极连接于第一PMOS晶体管和第二PMOS晶体管的漏极。
7.一种存储器件，该存储器件包括第一存储单元，连接于位线；第二存储单元，连接于互补位线；位线均衡电路，把位线和互补位线预充电到地电压电平；读出使能单元，响应于读出使能信号，把其输出结点处的电压改变为电源电压电平；以及位线读出放大器，其中，当选择了连接于位线的第一存储单元时，使用比用于选择连接于位线的第一存储单元的第一寻址信号的电压电平低的电压电平，来产生用于选择连接于互补位线的第二存储单元的第二寻址信号，从而使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平，其中，第一电流通路是响应于互补位线的电压电平和第一寻址信号而在读出使能单元的输出结点与位线之间形成的，以及第二电流通路是响应于位线的电压电平和第二寻址信号而在读出使能单元的输出结点与互补位线之间形成的。
8.根据权利要求6所述的存储器件，其中，当选择了连接于互补位线的第二存储单元时，使用比第二寻址信号的电压电平低的电压电平来生成第一寻址信号，从而使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平。
9.根据权利要求7所述的存储器件，其中，所述读出使能单元是反向器，该反向器包括串联地连接在电源电压与地电压之间的PMOS晶体管和NMOS晶体管，该PMOS晶体管和NMOS晶体管的栅极被提供有读出使能信号。
10.根据权利要求7所述的存储器件，其中，所述位线读出放大器可以包括第一NMOS晶体管，其源极被提供有地电压，其漏极连接于位线，以及其栅极连接于互补位线；第二NMOS晶体管，其源极被提供有电源电压，其漏极连接于互补位线，以及其栅极连接于位线；第一PMOS晶体管和第二PMOS晶体管，串联地连接在位线与读出使能单元的输出结点之间，该第一PMOS晶体管的栅极被提供有第一控制信号，当选择了连接于互补位线的存储单元时，激活该第一控制信号，该第二PMOS晶体管的栅极连接于互补位线；以及第三PMOS晶体管和第四PMOS晶体管，串联地连接在互补位线与读出使能单元的输出结点之间，该第三PMOS晶体管的栅极被提供有第二控制信号，当选择了连接于位线的存储单元时，激活该第二控制信号，该第四PMOS晶体管的栅极连接于位线。
11.根据权利要求7所述的存储器件，其中，所述第一控制信号是由第一控制信号生成电路生成的，该第一控制信号生成电路可以包括第一NMOS晶体管，其源极被提供有第二地电压，该第二地电压具有低于第一地电压的电压电平，且其栅极被提供有第二寻址信号；第二NMOS晶体管，其源极被提供有第一地电压，且其栅极被提供有反向的第一寻址信号；以及PMOS晶体管，其源极被提供有电源电压，其栅极被提供有反向的读出使能信号，且其漏极连接于第一NMOS晶体管和第二NMOS晶体管的漏极。
12.根据权利要求7所述的存储器件，其中，所述第二控制信号是由第二控制信号生成电路生成的，该第二控制信号生成电路可以包括第一NMOS晶体管，其源极被提供有第二地电压，该第二地电压具有低于第一地电压的电压电平，且其栅极被提供有第二寻址信号；第二NMOS晶体管，其源极被提供有第一地电压，且其栅极被提供有第一寻址信号的反向信号；以及PMOS晶体管，其源极被提供有电源电压，其栅极被提供有反向的读出使能信号，且其漏极连接于第一NMOS晶体管和第二NMOS晶体管的漏极。
13.一种放大存储器件的位线和互补位线的电压电平的方法，该方法包括下列步骤(a)把位线和互补位线预充电到电源电压电平；(b)使能连接于位线的第一存储单元，以把第一存储单元的数据传送到位线；以及(c)响应于读出使能信号，允许读出使能单元的输出结点拥有地电压电平，其中步骤(b)包括(b-1)使用比用于选择第一存储单元的第一寻址信号的电压电平高的电压电平，来生成用于选择连接于互补位线的第二存储单元的第二寻址信号；以及(b-2)使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平，该第一电流通路是响应于互补位线的电压电平和第一寻址信号而在读出使能单元的输出结点与位线之间形成的，该第二电流通路是响应于位线的电压电平和第二寻址信号而在读出使能单元的输出结点与互补位线之间形成的。
14.根据权利要求13所述的方法还包括(d)使能连接于互补位线的第二存储单元，以把第二存储单元的数据传送到互补位线，其中步骤(d)包括(d-1)使用比第二寻址信号的电压电平高的电压电平来生成第一寻址信号，；以及(d-2)使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平。
15.一种放大存储器件的位线和互补位线的电压电平的方法，该方法包括(a)把位线和互补位线预充电到地电压电平；(b)使能连接于位线的第一存储单元，以把第一存储单元的数据传送到位线；以及(c)响应于读出使能信号，允许读出使能单元的输出结点拥有电源电压电平，其中步骤(b)包括(b-1)使用比用于选择第一存储单元的第一寻址信号的电压电平低的电压电平，来生成用于选择连接于互补位线的第二存储单元的第二寻址信号；以及(b-2)使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平，该第一电流通路是响应于互补位线的电压电平和第一寻址信号而在读出使能单元的输出结点与位线之间形成的，该第二电流通路是响应于位线的电压电平和第二寻址信号而在读出使能单元的输出结点与互补位线之间形成的。
16.根据权利要求15所述的方法还包括(d)使能连接于互补位线的第二存储单元，以把第二存储单元的数据传送到互补位线，其中步骤(d)包括(d-1)使用比第二寻址信号的电压电平低的电压电平来生成第一寻址信号；以及(d-2)使用第一电流通路和第二电流通路放大位线的电压电平和互补位线的电压电平。
全文摘要
当选择了连接于位线的第一存储单元时，位线读出放大器使用第一电流通路和第二电流通路来放大位线的电压电平和互补位线的电压电平，其中，第一电流通路是响应于互补位线的电压电平和第一寻址信号而在读出使能单元的输出结点与位线之间形成的，以及第二电流通路是响应于位线的电压电平和第二寻址信号而在读出使能单元的输出结点与互补位线之间形成的。
文档编号G11C7/06GK1581356SQ20041005587
公开日2005年2月16日 申请日期2004年8月5日 优先权日2003年8月8日
发明者李炳宰, 金奎泓 申请人:三星电子株式会社