专利名称：：使用相变材料存储器元件的非易失性内容可寻址存储器的制作方法
技术领域：
：本发明通常涉及存储器器件以及，更具体而言，涉及集成电路内容可寻址存储器器件。
背景技术：
：随机存取存储器(RAM)使数据与地址相关。在当今的计算机中，传统上使用易失性RAM例如动态RAM(DRAM)和静态RAM(SRAM)。然而，随着无线移动计算系统变得更加流行，目前在存储器领域中，大量的研究和开发都集中在新的非易失性存储器上。目前公知的重要的非易失性RAM为使用非线性电容的铁电RAM(FeRAM)，其中该非线性电容归因于钛锆酸铅(PZT)材料的不同的极化，使用随磁极性改变的磁阻的磁RAM(MRAM)，以及使用在有序(传导的)相或无序(有阻力的)相中改变的电阻的^L属元素化物(Chalcogenide)相变材料。通信技术的进展导致使用内容可寻址存储器器件(CAM)的应用的数量日益增加。该CAM使数据与地址相关。在CAM的输入上提交数据，该CAM搜索用于CAM中存储的那些数据的匹配。当找到匹配时，CAM识别数据的地址位置。大部分现有的CAM产品是基于SRAM或DRAM单元的易失性技术。图1示出了基于二进制CAM单元10的典型的SRAM。两个反向器INVl和INV2形成了在节点Nl和N2上存储真与互补数据的锁存器。在写模式中，通过位线BL和bBL经负沟道金属氧化物半导体(NMOS)晶体管T1和T2将数据写入到CAM单元。在搜索模式的预充电相中，匹配线(ML)被预充电至高。在搜索模式的评估相中，通过搜索线SL和bSL将提交到CAM的输入数据传递到CAM单元。当存在匹配时，T3和T4的路径中的两个栅极以及在T5和T6的路径中的两个栅极具有不同的极性，以便在每一个路径中的晶体管中的一个关断。这样，在匹配线与下沉(sink)线之间不存在流动通过匹配的CAM单元的电;危。另一方面，当存在失配时，两个路径中的一个路径将具有开启的两个晶体管从而允许电流在匹配线与下沉线之间流动。通常将下沉线连接到地，因此当失配发生时将放电匹配线。在16比特宽CAM的实例中，将每一个匹配线连接到所有16个CAM单元10。当CAM单元中的任何一个呈现失配时，匹配线将^皮;改电到0。如果所有16个单元匹配，匹配线将保持在预充电的高电平(level)从而找到匹配。虽然基于SRAM的CAM主导了今天的技术，但是其是当关掉功率时丢失数据的易失性技术。在将来的计算应用中，具体而言对于移动应用，非易失性技术将可能普及。存在一些公知的非易失性CAM方法。美国专利]\0.5，111，427描述了一种具有电可擦的可编程只读存储器(EEPROM)单元的非易失性CAM。与易失性CAM相比，基于CAM的EEPROM需要更慢的編程时间。最近，美国专利No.6，191,973号和6，269，016号描述了一种基于磁RAM单元的非易失性CAM。这样的单元遇到了更昂贵的磁性层的沉积，以及需要敏感的感测小的电阻改变。例如，在MRAM单元中用于"1"状态和"0"状态的典型的磁阻改变为20%-30%,同时最高的报道的试验室数据达到100%。因此，存在对改善的非易失性CAM系统的需要。
发明内容通过使用相变材料的CAM单元和系统克服或緩解了现有技术的上述讨论的以及其它的缺陷和不足。例如，在本发明的一个方面中，一种非易失性内容可寻址存储器单元包括第一相变材料元件，所述第一相变材料元件具有连接到匹配线的一端；第一晶体管，所述第一晶体管具有连接到字线的栅极、连接到真位-读-写-搜索-线的源极、以及连接到所述第一相变材料元件的另一端的漏极；第二相变材料元件，所述第二相变材料元件具有连接到所述匹配线的一端；以及第二晶体管，所述第二晶体管具有连接到字线的^册极、连接到互补位-读-写-搜索-线的源极、以及连接到所述第二相变材料元件的另一端的漏极。相变材料的实例是疏属元素化物合金、GexSbyTez。与在基于磁阻的存储器元件中所使用的材料相比，相变材料显示了至少数量级的电阻的改变。有利地，提供相变材料(PCM)元件用于非易失性(NV)存储器。所述元件可以操作在内容可寻址存储器(CAM)模式中和随机存取存储器(RAM)模式中。示例性的实施例提供了用于NV-CAM阵列和外围电路的非易失性内容可寻址存储器单元、系统结构和操作方法。所述外围电路支持所述CAM模式中的预充电和搜索操作。示例性的结构还支持RAM模式中的字线激活、读和写操作。更进一步，本发明的示例性的PCM元件还具有位阻断能力和字屏蔽能力。通过结合附图来阅读的其示例性实施例的下列详细的描述，本发明的这些和其它的目标、特征和优点将变得显而易见。图l是示例了基于SRAM的CAM的图；图2是示例了PCMRAM阵列的图3是根据本发明的实施例，示例了PCM-RAM单元的图4是根据本发明的实施例，示例了PCM-RAM阵列和外围模块的图5是根据本发明的实施例，示例了读、写和搜索线驱动器的图；以及图6是根据本发明的实施例的匹配线控制模块。具体实施例方式在美国专利No.5，296,716中公开了使用相变材料(PCM)例如疏属元素化物的非易失性存储器(PCM),在此引用其公开的内容作为参考。术语"硫属元素(Chalcogen)"涉及元素周期表的VI族元素。/琉属元素化物涉及包含这些元素中的至少一种的材料例如锗、锑、碲等的合金。硫属元素化物相变材料，例如Ge2Sb2Te5,可以;汰编程或重新编程为大范围的电阻状态。在基于PCM的存储器中，当将电脉冲施加到硫属元素化物电阻时，通过热诱导的结构相变获得数据编程。在写操作中，高电流、短脉冲将导致具有高电阻的无定形相(或称为"复位"状态)。较低的和较长的电流脉沖将导致具有低电阻的单晶相(或称为低电阻"置位"状态)。使用不造成任何相变的较低的电流进行读操作。在两个状态之间的电阻的比率可以大于1，000倍，这提供了更高的感测裕度。通过进一步的实例，在此引用其公开内容作为参考的美国专利No.6，885，602公开了当将电流施加到PCM以产生大于或等于其融化温度的温度然后迅速冷却PCM，PCM变为无定形并且数据"l，，被记录在PCM中。在该情况下，称PCM已经进入"复位，，状态。如果以高于或等于结晶温度的温度加热PCM，保持给定的时间，然后冷却，PCM变为单晶并且数据"O，，被保记录在PCM中。在该情况下，称PCM进入了"置位"状态。当将外部电流施加到PCM时，PCM的电阻改变。当PCM的电阻改变时，电压改变，从而允许表达二进制值"1"和"0"。在读操作中，选择位线和字线以选择具体的存储器单元。图2示出了相变材料(PCM)随机存取存储器(RAM)阵列20的典型实施，其是PCMRAM单元21的阵列。该阵列包括多个字线和多个位线，以及单元的二维矩阵。PCM-RAM单元21包括U)相变材料22，用小圆圈表示，具有连接到电压源VA的一端；(2)具有连接到字线(WL)24的栅极、分别连接到位线(BL)25和相变材料22的源极和漏极的n型场效应晶体管(nFET)23。在写和读操作中仅仅激活阵列中的一个字线。在写操作中，沿位线驱动电流脉沖以基于脉冲强度和长度编程1和0。在读操作中，沿位线发送低于阔值水平(用于相变)的电流脉冲，并且使用感测放大器。根据本发明的原理，提供了使用相变材料(PCM)的内容可寻址存储器(CAM)。该相变材料可寻址存储器(PCM-CAM)是包括PCM-CAM单元的阵列、以及用于内容可寻址存储器(CAM)操作和随积存取存储器(RAM)操作的外围电路的系统。图3示出了相变材料内容可寻址存储器(PCM-CAM)单元30的示例性实施例。PCM-CAM单元30包括(1)用小圆圏表示的第一相变材料元件32，具有连接到匹配线(ML)31的一端；(2)第一晶体管(例如，n沟道场效应晶体管)33，其具有连接到字线(WL)34的栅极、分别连接到真位-读-写_搜索-线(BSL)35以及第一相变材料元件32的源极和漏极；(3)用小圆圏表示的第二相变材料元件32b，具有连接到匹配线(ML)31的一端；(4)第二晶体管(例如，n沟道场效应晶体管)33b，其具有连接到字线(WL)34的栅极、分别连接到互补位-读-写-搜索-线(BSL)35b和第二相变材料元件32b的源极和漏极。表1描述了在RAM模式中的读和写操作，同时表2描述了在CAM模式中的预充电和搜索操作。RAM模式表l在RAM模式中的写和读操作<table><row><column>-</column><column>WL</column><column>ML</column><column>BSL</column><column>数据(32)</column><column>bBSL</column><column>b数据(32b)</column></row><row><column>写l</column><column>高</column><column>VA</column><column>I复位</column><column>1(高R)</column><column>I置位</column><column>0(低R)</column></row><row><column>写0</column><column>高</column><column>VA</column><column>I置位</column><column>0(低R)</column><column>I复位</column><column>1(高R)</column></row><row><column>读</column><column>高</column><column>VA</column><column>I读</column><column>1/0</column><column>I读</column><column>0/1</column></row><table>这里用复位状态(高电阻)代表"1"并用置位状态(低电阻)代表"0"。对应的脉沖电流为I复位>I置位>I读。CAM模式表2在CAM模式中的预充电和搜索操作<table><row><column></column><column>WL</column><column>BSL</column><column>数据(32)</column><column>bBSL</column><column>b数据(32b)</column><column>ML</column></row><row><column>预充电</column><column>高</column><column>高</column><column>1/0</column><column>高</column><column>0/1</column><column>高</column></row><row><column>搜索"0"&匹配</column><column>高</column><column>浮动，弱高</column><column>0(低R)</column><column>低</column><column>1(高R)</column><column>高</column></row><row><column>搜索"0，，&失配</column><column>高</column><column>浮动，弱高</column><column>1(高R)</column><column>低</column><column>0(低R)</column><column>低</column></row><row><column>搜索"1"&匹配</column><column>高</column><column>低</column><column>0(低R)</column><column>浮动，弱高</column><column>1(高R)</column><column>高</column></row><row><column>搜索"1"&失配</column><column>高</column><column>低</column><column>1(高R)</column><column>浮动，弱高</column><column>0(低R)</column><column>低</column></row><table>在搜索"0"的操作中，bBSL被驱动为低而将BSL设定为浮动或弱高(以i更在失配期间不充电ML)。如果数据为"0"，由于其具有到bBSL的高电阻路径所以匹配线(ML)将保持高。如果数据为"l",由于其具有到bBSL的低电阻路径所以ML将被放电至低。相似地，在搜索'T，的操作中，BSL^皮驱动为低而将bBSLi殳定为浮动或弱高。应该限制通过相变材料的电流小于阔值，以便避免在CAM操作期间重写存储的数据。在CAM的阵列中，将每一个字线和对应的匹配线连接到大量的单元。如果任何一个单元为失配，匹配线将被驱动为低。如果所有单元是匹配的，那么匹配线将保持高。图4中示出了，PCM-CAM阵列40包括多个字线(WL)和匹配线(ML)、多个真位-读-写-搜索_线(BL-SL)和互补位-读-写-搜索-线(bBSL)、以及PCM-CAM单元30(如在图3中示出的)的二维矩阵。将每一对真和互补位-读-写-搜索-线(BSL和bBSL)连接到读、写&搜索线(SL)驱动器模块50。读、写&SL驱动器模块50在RAM模式中进行的读和写操作，并且还驱动数据以便与CAM模式中的CAM单元相比较。将每一个匹配线(ML)连接到匹配线(ML)控制模块60。在RAM模式中，匹配线(ML)控制模块60提供具有正电压源(如在常规PCM中的电压源VA)的匹配线(ML)。在RAM模式中，字线驱动模块70作为常规WL解码器和驱动器，并且在RAM模式中激活仅仅一个字线。在CAM模式中，字线驱动模块70将所有字线驱动至高电压电平(例如，1.5V~3.5V)。在图5中示出了读、写和搜索线驱动器50。使用信号置位、复位以及读以切换对应的晶体管以进行写0、写1以及读操作。适宜的晶体管尺寸将设定在需要的范围内的脉冲电流。图6中示出了匹配线控制模块60。在RAM模式中，该模块将匹配线预充电至电压电平VA(例如，1.0V2.0V)。在CAM模式中，模块60在预充电相中将匹配线预充电至高电平VA(例如，1.0V2.0V)并且在评估相中进行读出操作。通过不激活字线中的一个或一组(例如，不驱动它们)，将屏蔽对应的字线并且该对应的字线不参与CAM搜索操作。通过将BSL和bBSL设定为浮动或弱高(例如，0.5V~2.0V),而不是它们中的一个为低)，阻断对应的搜索线。虽然在这里参考附图描述了本发明的示例的实施例，但是应该理解本发明不受限于这些精确的实施例，以及本领域的技术人员可以做出各种其它的改变和修改而不背离本发明的范围或精神。权利要求1.一种非易失性内容可寻址存储器单元，包括第一相变材料元件，所述第一相变材料元件具有连接到匹配线的一端；第一晶体管，所述第一晶体管具有连接到字线的栅极、连接到真位-读-写-搜索-线的源极、以及连接到所述第一相变材料元件的另一端的漏极；第二相变材料元件，所述第二相变材料元件具有连接到所述匹配线的一端；以及第二晶体管，所述第二晶体管具有连接到字线的栅极、连接到互补位-读-写-搜索-线的源极、以及连接到所述第二相变材料元件的另一端的漏极。2.根据权利要求1的存储器单元，其中所述第一相变材料元件和第二相变材料元件每一个包括硫属元素化物。3.根据权利要求l的存储器单元，其中所述第一相变材料元件和笫二相变材料元件每一个包括包含锗、锑和碲中的至少一种的合金。4.根据权利要求1的存储器单元，其中所述第一相变材料元件和第二相变材料元件每一个包括Ge2Sb2Te5。5.根据权利要求l的存储器单元，其中所述第一晶体管和所述第二晶体管每一个包括n沟道场效应晶体管。6.—种非易失性内容可寻址存储器系统，包括多个字线；多个匹配线；多个真位-读-写-搜索-线；多个互补位-读-写-搜索-线；以及非易失性内容可寻址存储器单元的阵列，其中所迷存储器单元中的至少一个包括第一相变材料元件，所迷第一相变材料元件具有连接到所述多个匹配线中的一个的一端；第一晶体管，所迷第一晶体管具有连接到所述多个字线中的一个的栅极、连接到所述多个真位-读-写-搜索-线中的一个的源极、以及连接到所述第一相变材料元件的另一端的漏极；第二相变材料元件，所述第二相变材料元件具有连接到所述匹配线的一端；以及第二晶体管，所述第二晶体管具有连接到所述字线的栅极、连接到所述多个互补位-读-写-搜索-线中的一个的源极、以及连接到所述第二相变材料元件的另一端的漏极。7.根据权利要求6的存储器系统，其中非易失性内容可寻址存储器单元的阵列包括非易失性内容可寻址存储器单元的二维矩阵。8.根据权利要求6的存储器系统，还包括多个匹配线控制模块，其中所述多个匹配线控制模块被分别连接到所迷多个匹配线。9.根据权利要求8的存储器系统，其中，在第一模式中，至少一个匹配线控制模块将匹配线预充电至第一电压电平，以及在第二模式中，在预充电相中将所迷匹配线预充电至第二电压电平并在评估相中进行感测操作。10.根据权利要求6的存储器系统，还包括多个字线驱动模块，其中所述多个字线驱动模块被分别连接到所述多个字线。11.根据权利要求10的存储器系统，其中，在第一模式中，至少一个字线驱动模块作为字线解码器和驱动器，以及在第二模式中，将所述多个字线驱动到给定的电压电平。12.根据权利要求6的存储器系统，还包括多个读、写、和搜索线驱动器，其中所迷多个驱动器被分别连接到各对所述多个真位_读-写-搜索-线与所迷多个互补位-读-写-搜索-线。13.根据权利要求12的存储器系统，其中至少一个读、写、和搜索线驱动器产生用于切换对应的晶体管的置位信号、复位信号、以及读信号以分别地进行写0操作、写1操作以及读操作。14.根据权利要求6的存储器系统，其中通过不激活所述字线中的一个或多个，来屏蔽对应的字线并且所述对应的字线不参与内容可寻址存储器搜索操作。15.根据权利要求6的存储器系统，其中通过将真位-读-写-搜索-线和互补位-读-写-搜索-线的对设定为浮动或者弱高电平中的一种，来阻断对应的搜索线。全文摘要一种非易失性内容可寻址存储器单元包括第一相变材料元件，所述第一相变材料元件具有连接到匹配线的一端；第一晶体管，所述第一晶体管具有连接到字线的栅极、连接到真位-读-写-搜索-线的源极、以及连接到所述第一相变材料元件的另一端的漏极；第二相变材料元件，所述第二相变材料元件具有连接到所述匹配线的一端；以及第二晶体管，所述第二晶体管具有连接到字线的栅极、连接到互补位-读-写-搜索-线的源极、以及连接到所述第二相变材料元件的另一端的漏极。文档编号G11C11/24GK101176161SQ200680016650公开日2008年5月7日申请日期2006年3月9日优先权日2005年6月30日发明者B·L·季,C·H·兰,H-S·P·翁,L·L·C·苏申请人:国际商业机器公司