具有填充侧壁存储元件的相变化存储单元及其制造方法

专利名称：：具有填充侧壁存储元件的相变化存储单元及其制造方法
技术领域：
：本发明涉及基于可编程电阻材料为基础的高密度存储器装置，其包含如硫属化物(chalcogenide)等相变化材料，以及制造该装置的方法。
背景技术：
：相变化材料为基础的存储材料，已经广泛运用于非易失随机存取存储单元中。相变化材料，诸如硫属化物材料等，可藉由施加适当的电流以在结晶态与非晶态之间转换相态而被应用于集成电路中。大致为非晶态者较大致为结晶态者具有较高的电阻率，由此即可感知数据。从非晶至结晶状态的改变通常是一较低电流的操作。从结晶至非晶状态的改变，在此表示为重置(reset),通常是一较高电流的操作，其包含一短的高电流密度脉冲以融化或分解该结晶结构，之后该相变化材料快速的冷却，抑制该相变化的过程，允许至少一部份的相变化结构稳定在该非晶状态。而人们希望减少被用于导致相变化材料的转变从该结晶状态至非晶状态的重置电流的大小。用以重置的重置电流的大小，可以藉由减少在细胞中该相变化材料元件的大小和减少介于电极和该相变化材料间的接点面积，使得较高的电流密度可以藉由较小绝对电流值经由该相变化材料元件来达成。在这类相变化存储装置有着一些问题，因为重置操作所需的电流大小系与此相变化材料中必须相变化的体积相关。因此，利用标准化集成电路工艺所制的存储单元会受到其所用工艺设备的最小特征尺寸的限制。此外，此存储单元临界尺寸的变异通常会受到用来生成此存储单元的标准化微影工艺变异的影响。因此，必须开发生成存储单元次微影尺寸的技术，其又会欠缺大容量存储器装置所需的均匀性或可靠性。因此必须提出一种利用可靠及可重复工艺所生成的具有小主动区域尺寸的可编程电阻材料的装置结构及其制法。更进一步而言，需要提供一种能够在存储单元阵列中产生具有较小的临界尺寸变异的存储装置。
发明内容此处所披露的存储单元其包含一底电极、一顶电极、一介层孔，具有一侧壁，其自该底电极延伸至该顶电极、以及一存储元件，其与该底电极及该顶电极电连接。此存储元件具有一外表面与一介电侧壁子连接，此介电侧壁子位于此介层孔的侧壁处，此存储元件包含一树干部分于该底电极之上及一杯状部份于该树干部分之上。一填充材料于由该存储元件的该杯状部份的内表面所定义的内里之中。此处所披露的制造一存储阵列的方法，包含形成一底电极阵列；形成一分隔层于该底电极阵列之上，及一牺牲层于该分隔层之上。此方法包含形成介层孔于该分隔层及一牺牲层之中，以裸露出该底电极阵列中各自的底电极，该介层孔具有一下方区段形成于该分隔层之内及一上方区段形成于该牺牲层之内，该下方区段具有较对应的上方区段为宽的宽度；利用一会导致孔洞形成于该介层孔的该下方区段内的工艺来沉积一介电侧壁子材料于该介层孔中；蚀刻一部分的该介电侧壁子材料以开启该孔洞且裸露该对应的底电极的上表面，因此形成侧壁子，其包含于该介层孔内定义上方开口及下方开口的侧壁子材料，该下方开口延伸至该底电极的上表面；形成存储材料于该侧壁子之上且填入该下方开口中，以与该对应的底电极连接，于该上方开口中的该存储材料具有一内表面以在该介层孔中定义多个杯状物；然后在该杯状物中填入一填充材料；且平坦化该存储材料及填充材料，因此形成存储元件，其包含一存储材料具有树干部分于该下方开口中与该底电极连接及一杯状部份于该上方开口中和该树干部分之上；以及形成顶电极于该存储元件之上。此处所描述的存储单元会生成一主动区域于一个树干部分之内，其可以被做得十分小，因此减少了诱发相变化所需的电流大小。在此存储元件的树干部分具有一宽度最好是小于用来形成该存储单元所用的工艺——通常是一微影工艺——的最小特征尺寸。此较小的树干部分会集中电流于此存储元件靠近底电极的部份，因此减少了在主动区域中诱发相变化所需的电流大小。此外，此填充材料与介电侧壁子提供主动区域的热绝缘，其亦帮助减少了诱发相变化所需的电流大小。此处所描述的工艺会造成树干部分的宽度在一阵列中不同之处的变异是与介层孔的宽度变异无关的，且可以控制在一远小于介层孔的宽度变异的范围内。其结果是树干部分的宽度变异是小于杯状部分的外直径变异。此树干部分的较小宽度变异可以改善一存储单元阵列操作上的均匀性。本发明的其它特征、目的和优点，会参考下列附图、具体实施方式及权利要求书来描述。图1为根据本发明的一实施例描述一存储单元的结构具有一杯状存储元件的剖面示意图2至14是依据本发明实施例来制造此处所描述的存储单元的工艺步骤序列示意图15是依据一实施例的包含此处所描述的存储单元的存储器阵列的简易方块图16是依据一实施例的一集成电路装置的一部分的区块示意图。主要元件符号说明10:集成电路12:具有杯状部分及树干部分的相变化存储单元阵列14:字线解码器及驱动器16:字线18:位线解码器20:位线22:汇流排24:感应放大器/数据输入结构26:数据汇流排28:数据输入线30:其他电路32:数据输出线34:控制器36:偏压调整供应电压38、40、42、44:存取晶体管46、48、50、52:相变化元件54:源极线55:源极线终端56、58:字线60、62:位线100:存储单元102:介电层106:导电栓塞108:底电极层113:介层孔114:侧壁115:宽度117:底表面118:存储元件119:树干部分120:杯状部分121:外表面122:内表面123:宽度124:顶电极125:第二导电层126:第一导电层127:主动区域130:介电侧壁子140:内里145:填充材料200:存储器存取层210:基板220:掺杂区域230:源极的掺杂区域240:字线245:介电层250:共同源极线260:上表面300:导电层500:分隔层510:牺牲层600:介层孔650:幕罩660:开口700:悬凸区域710:悬凸尺寸720:上方开口段宽度730:下方开口段宽度800:顺形层810:孔洞820:孔洞宽度910:侧壁子920:开口尺寸1000:存储材料1010:杯状开口1100:填充材料1530、1532、1534、1536:存储单元具体实施方式以下的发明说明将参照至特定结构实施例与方法。可以理解的是，本发明的范围并非限制于特定所披露的实施例，且本发明可利用其他特征、元件、方法与实施例进行实施。描述优选实施例以了解本发明，而非用以限制本发明的范围，本发明的范围是以权利要求书定义的。本领域技术人员可以根据后续的叙述而了解本发明的均等变化。在各实施例中的类似元件将以类似标号指定。在此所使用的方位描述，以「上」、「下」、「左」、「右」描述并以各附图中个别的结构作为参照。相似地，「厚度」指垂直尺寸，而「宽度」指水平尺寸。而这些方向在电路操作或其他相关的方位上并无限制，如同本领域技术人员所知道的那样。图1描述一存储单元100的结构具有一杯状存储元件118的剖面示意图。此存储元件118包含一树干部分119及一杯状部份120于该树干部分119之上。—底电极108与树干部分119在底表面117连接，且耦接此存储元件118至一导电栓塞106。此底电极108可以是，例如氮化钛，或氮化钽。在存储元件118包含GST的实施例中(以下所描述)，最佳电极材料是氮化钛，因为其与GST具有较佳的接触特性，且其是半导体工艺中所常用的材料，并在GST转换的高温下，通常在600-700"的范围，提供良好的扩散阻碍特性。替代地，此底电极108可以是TiAlN，或TaAlN，或包含，例如，一或多个元素选自于由钛、鸨、钼、铝、钽、铜、钼、铱、镧、镍、钌以及其合金所组成的群组。在某些实施例中，此层108可以被省略而直接使用栓塞106作为底电极。此导电栓塞106延伸通过一介电层102至底下的存取电路(未示出)，此导电栓塞106在此实施例中包含一个如钨等坚固金属。其他的金属如钛、钼、铝、钽、铜、销、铱、镧、镍和钌也可以被使用。其他的栓塞结构或材料也可以被使用。—介层孔113于此介电层102中，且具有一侧壁114自底电极108延伸至一顶电极124。一介电侧壁子130位于介层孔113的侧壁114，且与存储元件118的一外表面121连接。此介电侧壁子130包含一材料最好具有一低于该存储元件118材料的导热性。此存储元件118具有一内表面121以定义出包覆一填充材料145的一内里140。此填充材料145为一电性绝缘材料，且最好具有一低于该存储元件118材料的导热性。此填充材料145可以包含一或多个元素选自于由硅、钛、铝、钽、氮、氧和碳所组成的群组。合适作为填充材料145的范例为氟化Si02、SiCOH、聚亚酰胺(polyimide)、聚酰胺(polyamide)、以及氟碳聚合物。在一实施例中，填充材料145包含旋涂玻璃SOG。在其他的实施例中，此填充材料包含一导电材料，例如之前所描述过用于底电极108的材料之一，且可以是与层126相同的材料，或是其他可以作为介于存储元件118与顶电极124之间以改善电连接特性的导电材料。此顶电极124(在某些实施例中是一位线的一部份)包含一第一电性导电层126与该存储元件118连接，及一第二电性导电层125于该第一电性导电层126之上。此第一电性导电层126可以包含如之前所述的底电极108材料。具有第一电性导电层126及第二电性导电层125的优点包括选取此第一电性导电层126相容于存储元件118的材料(如此可作为扩散阻碍层)，然而第二电性导电层125可以选取具有一低于第一电性导电层126的电阻率材料以获得其他优点。在某些实施例中，此顶电极124包含一单一层。此介电层102可以包含一层或多层介电材料，每一层可包含如同先前所讨论过的填充材料145。在操作中，在栓塞106及顶电极124的电压可以诱发电流自栓塞106，通过底电极108和存储元件118流至顶电极124，反之亦然。在操作中，电流会集中在存储元件118的树干部分119，因为此树干部分119相较于杯状部份120具有一较低的截面区域。此存储元件118的主动区域127是一个存储材料被诱发在至少两个固态相之间转换的区域。可以被理解的是，此主动区域127在此例示结构中可以被做得十分小，因此减少了诱发相变化所需的电流大小。此存储元件118的树干部分119具有一宽度123(在实施例中显示为直径)与底电极108连接。此宽度123最好是小于用来形成该存储单元所用的一微影工艺的最小特征尺寸。此较小的树干部分119会集中电流于此存储元件118靠近底电极108的部份，因此减少了在主动区域127中诱发相变化所需的电流大小。此外，此填充材料145与介电侧壁子130提供主动区域127的热绝缘，其亦帮助减少了诱发相变化所需的电流大小。对一存储单元100阵列，此介层孔113具有一宽度其会根据工艺而在一范围内变异，举例而言，用来形成此介层孔的微影及蚀刻工艺。此树干部分119的宽度123利用一会补偿介层孔113宽度变异的一工艺所形成，因此其会在一远小于介层孔113宽度115变异的一范围内变动。此用来补偿介层孔113宽度变异的工艺会导致宽度123自动收敛至一较小的范围内，因此改善了此存储单元阵列操作的均匀性。存储单元100的实施例包含相变化为基础的存储器材料，包含硫属化物为基础的材料以及其他材料，最为存储元件118。硫族元素(Chalcogens)包含任何四个元素之一氧(oxygen,O)，硫(sulftir,S)，硒(selenium,Se)，以及碲(tellurium,Te)，形成周期表的VI族的部分。硫属化物包含一硫族元素与一还为正电性的元素或自由基的化合物。硫属化物合金包含硫属化物与其他材料如过渡金属的结合。一硫属化物合金通常包含一或多个选自元素周期表第六栏的元素，例如锗(Ge)以及锡(Sn)。通常，硫属化物合金包含组合一或多个锑(Sb)、镓(Ga)、铟(In)、以及银(Ag)。许多相变化为基础的存储材料已经被描述于技术文件中，包括下列合金镓/锑、铟/锑、铟/硒、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑顺/碲、以及碲/锗/锑/硫。在锗/锑/碲合金家族中，一大范围的合金合成物是可行的。该合成物可以表示为TeaGebSbl00-(a+b)。一位研究员描述了最有用的合金为，在沉积材料中所包含的平均碲浓度远低于70%，典型地低于60%，并在一般型态合金中的碲含量范围从最低23°/。至最高58%，且最佳介于48%至58%的碲含量。锗的浓度高于约5%，且其在材料中的平均范围从最低8%至最高30%，一般低于50%。最佳地，锗的浓度范围介于8%至40%。在此合成物中所剩下的主要组成元素为锑。上述百分比为原子百分比，其为所有组成元素加总为100%。(Ovshinsky'112专利，栏10-11)由另一研究者所评估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7(NoboruYamada，"PotentialofGe画Sb-TePhase-changeOpticalDisksforHigh-Data-RateRecording",SPIEv.3109:pp.28-37(1997))。更一般地，一过渡金属如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、钼(Pt)、以及上述的混合物或合金，可与锗/锑/碲结合以形成一相变化合金其具有可编程的电阻特性。有用的存储材料的特殊范例，如Ovshinsky'112专利中栏11-13所述，其范例在此列入参考。在某些实施例中，可在硫属化物及其他相变化材料中掺杂物质以改善使用掺杂硫属化物作为存储元件的导电性、转换温度、熔化温度及其他等性质。代表性的掺杂物质为氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛、与氧化钛。可参见美国专利第6,800,504号与美国专利申请US2005/0029502号相变化合金可于一第一结构态与第二结构态之间切换，其中第一结构态指此材料大体上为非晶固相，而第二结构态指此材料大体上为结晶固相。这些合金至少为双稳定的(bistable)。此词汇「非晶」用以指称一相对较无次序的结构，其较之一单晶更无次序性，而带有可检测的特征如比结晶态更高的电阻值。此词汇「结晶」用以指称一相对较有次序的结构，其较之非晶态更有次序，因此包括有可检测的特征例如比非晶态更低的电阻值。典型地，相变化材料可电切换至完全结晶态与完全非晶态之间所有可检测的不同状态。其他受到非晶态与结晶态的改变而影响的材料特征包括，原子次序、自由电子密度、以及活化能。此材料可切换成为不同的固态、或可切换成为由两种以上固态所形成的混合物，提供从非晶态至结晶态之间的灰阶部分。此材料中的电性质亦可能随之改变。代表性的硫属化物材料具有以下的特性GexSbyTez，其中x:y:z=2:2:5，或其他成分为x:0~5;y:05;z:0~10。以氮、硅、钛或其他元素掺杂的GeSbTe亦可被使用。用来形成硫属化物材料的示范方法，利用PVD溅镀或磁电管(magnetron)溅镀方式，其反应气体为氩气、氮气、及/或氦气等以及硫属化物，在压力为lmTorr至lOOmTorr。此沉积步骤一般于室温下进行。一长宽比为1~5的准直器(collimater)可用以改良其填入表现。为了改善其填入表现，亦可使用数十至数百伏特的直流偏压。另一方面，同时合并使用直流偏压以及准直器亦是可行的。有时需要在真空中或氮气环境中进行一沉积后退火处理，以改良硫属化物材料的结晶态。此退火处理的温度典型地介于10(TC至40(TC，而退火时间则少于30分钟。图2至14是根据本发明实施例来制造此处所描述的存储单元的工艺步骤序列示意图。'图2显示此工艺第一步骤完成结构的剖面示意图，提供一具有一上表面260的存储器存取层200。此存储器存取层200可以利用业界所熟知的任何方式形成，包含延伸进入及穿出图2中所示剖面方向的字线240。字线240于一基板210之上，并形成存取晶体管的栅极。存取层200亦包括一共同源极线250，其与作为存取晶体管源极的掺杂区域230连接。在其他的实施例中，共同源极线250可以是基板210内的掺杂区域。此栓塞106延伸穿过介电层245而与作为存取晶体管漏极的基板210内掺杂区域220连接。之后，一导电层300包含底电极材料形成于图2中所示的结构之上，而构成图3中所示的结构。此导电层300然后被图案化以形成底电极108于栓塞106之上，如图4中所示。—分隔层500然后被形成于图4中所示的结构之上，及一牺牲层510形成于分隔层500之上，而构成图5中所示的结构。分隔层500和牺牲层510的材料可以选取以进行如以下所述的选择性蚀刻。在一例示实施例中，该牺牲层包含氮化硅，而该分隔层包含氧化硅。之后，一幕罩650具有与用来形成此幕罩工艺的最小特征尺寸接近或相等的开口660，形成于牺牲层510之上，而构成图6中所示的结构，此开口660位于底电极上方。此分隔层500和牺牲层510然后利用幕罩650进行蚀刻以形成介层孔600裸露出底电极108的上表面。此介层孔600可以利用一均向、非选择性蚀刻技术形成，例如一方向性等离子蚀刻技术，适合用来同时蚀刻分隔层500和牺牲层510。许多合适的具方向性、非选择性蚀刻技术已为业界熟知。替代地，可以使用两个蚀刻步骤，例如使用第一蚀刻技术来穿过牺牲层510以定义介层孔，然后再使用第二蚀刻技术来穿过分隔层500以定义介层孔。然后将此幕罩650除去，来形成图7中所示的结构。此介层孔600的宽度610最好是接近用来形成此开口所用的一最小特征尺寸，通常是微影工艺的一最小特征尺寸。使用传统的微影技术，此宽度60可以是大约90奈米，且通常在5%到10%变异。图7显示此工艺下一步骤完成结构的剖面示意图，其中介层孔600会被进行选择性的侧削工艺已除区一部份的分隔层500，然而保留牺牲层510和底电极108仍附着。在分隔层500是氧化硅的实施例中，此选择性蚀刻可以使用稀释的氢氟酸溶液以缓慢地除去分隔层中的氧化硅。此选择性蚀刻工艺可以在牺牲层510中形成悬凸区域700，其悬凸尺寸710可以被精确地控制，且不会受到介层孔600宽度610变异的严重影响。因此，此悬凸尺寸710可以在阵列中不同之处是十分均匀的。在选择性蚀刻之后，此介层孔600则会包含一上方开口段其具有一宽度720，以及一下方开口段其具有一宽度730。在图8所示的替代实施例中，此牺牲层510包含一材料可以选择性的扩展以形成悬凸。举例而言，使用复晶硅作为牺牲层510材料，将图7中的结构氧化会导致长出悬凸部分而不会增加分隔层500的体积。之后，一顺形层800形成于图8所示的结构之上，而构成图9中所示的结构，其具有自动对准孔洞810于介层孔600之中。此层800使用一工艺可以大致相同的速率在介层孔600的上方区段及下方区段侧壁长出此材料，导致在填充内部时会在介层孔600上方封闭完成前形成一孔洞810。在此例示的实施例中，此层800包含氧化硅且使用化学气相沉积所生成。此外，其他工艺，例如原子层沉积、物理气相沉积、低压化学气相沉积(LPCVD)或是高密度等离子化学气相沉积(HDPCVD)可以视所使用材料及几何形状被用来沉积此层800。此层800的沉积会在介层孔600的下方区段内产生一自动对准孔洞810。此孔洞810具有一宽度820，其在阵列中不同孔洞之处的变异远小于介层孔600宽度的变异。这是因为此层800沉积在两个具有不同宽度的介层孔600时，会导致更多的层800生成于具有较大宽度的介层孔600侧壁上。此孔洞810的宽度820因此主要由悬凸尺寸710所控制，且会根据介层孔600上方区段和下方区段的沉积速率而改变，而与形成此介层孔600的微影工艺无关。之后，此层800使用非等向性蚀刻工艺以形成侧壁子910于介层孔600中，并裸露出底电极108的上表面，而构成图10中所示的结构。此侧壁子910具有一开口尺寸920，其大致由孔洞810的宽度820所决定。特别是，此用来形成侧壁子的非等向性蚀刻，会导致此介层孔的下方开口具有由孔洞宽度所决定的宽度，而此介层孔的上方开口具有由介层孔宽度所决定的宽度。因为此存储单元阵列中的孔洞其宽度变异由悬凸所决定，而介层孔的宽度变异通常由一微影工艺所决定，介层孔内下方开口的宽度变化在一阵列中不同之处远小于介层孔内上方开口的宽度变化。因此，之后所形成的存储元件(如图13A中标号118)会具有一树干部分于下方开口中，其宽度变化在一阵列中不同之处远小于形成在介层孔内上方开口的杯状部分的外直径变化。特别是，对一阵列中至少两个存储单元而言，树干部分的个别直径的差值远小于杯状部分个别外直径的差值。在图10所示的替代实施例中，此侧壁子910可以使用一化学机械研磨以除去材料800至层510，然后再使用一方向性蚀刻而形成此侧壁子910。之后，一存储材料IOOO被形成于图IO所示的基板之上，而构成如图ll所示的结构。替代地，此牺牲层510可以在形成存储材料1000之前被移除。此存储材料1000于介层孔600中定义杯状开口1010。之后，一填充材料IIOO被形成于图11所示的结构之上，以填入杯状开口IOIO之中而构成如图12所示的结构。在一特定的实施例中，填充材料1100为旋涂玻璃(SOG)，其提供绝佳的填充特性且具有低导热性，其适合作为其后所形成的存储材料元件的热隔离之用。其他的介电填充材料可以替代为，例如旋涂低介电系数材料，包含形成多孔介电材料，或是气相沉积的介电材料。替代地，如之前所提过的，此填充材料1100也可以是导电材料。之后，于图12所示的结构进行一平坦化工艺，例如化学机械研磨，其完成结构如图13A和13B所示，分别是剖面图和上视图。如同图所示，存储元件118具有一内表面122以定义一内里包覆填充145。此存储元件118包含一树干部分119及一杯状部份120于该树干部分119之上。因为图9所示的孔洞810大致位于介层孔600的中央，其后所形成的存储元件118会自动对准且位于底电极108上方中央处。此存储元件118的树干部分119具有一相等于图10中的侧壁开口920的宽度123。相对应的，此宽度123可以是次微影的且在存储单元阵列中不同处也是均匀的。此外，此宽度123也不会受到图7中的介层孔600宽度610变异的严重影响。之后，一顶电极124形成于图13所示的结构之上，而构成图14所示的结构。在此例示实施例中，此顶电极124包含一位线的一部分，且由形成一第一导电层126于图13所示的结构之上，及形成一第二导电层125于第一导电层126之上，再将第一和第二导电层126、125加以图案化。在某些替代实施例中，此顶电极124是一单一导电层。由图2至13所示的工艺步骤制造的存储单元阵列可以十分均匀，因为此存储元件的树干部分的宽度在存储单元与存储单元之间具有一变异是与此悬凸尺寸(见图8，标号710)的变异相关的，且基本上是与此介层孔的整体尺寸(见图7，标号600和610)的变异无关的。因为侧削蚀刻性蚀刻可以被精确地控制，因此悬凸尺寸的变异会远小于介层孔宽度的变异，此工艺在介层孔之中是自动对中的，且会将树干部分的直径的临界尺寸自动收敛。因此，此处所描述的存储单元在阵列不同之处会具有均匀性十分良好的表现。更进一步而言，因为树干部分可以将电流集中在存储元件，且树干部分的宽度可以小于形成存储单元所使用微影工艺的最小特征尺寸，主动区域可以制作地非常小且可以降低诱发相变化所需的电流大小。图15是依据本发明的一个实施例的一集成电路10的简化区块图示，该集成电路10使用此处所描述的相变化存储单元其具有一树干部分及一杯状部份于该树干部分之上。一字线解码器14电连接至许多的字线16。一位线(行)解码器18电连接至许多的位线20，以读取和写入存储器阵列12中相变化存储单元的数据。地址经由汇流排22提供给字线解码器及驱动器14和位线解码器18。在区块24中，检测放大器和数据输入结构，经由数据汇流排26连接至位线解码器18。数据是经由该数据输入线28，从该集成电路10的输入/输出端口，或从其他内部或外部的数据来源，至在区块24中的数据输入结构。其他电路30是被包含于该集成电路10中，例如一通用目的处理器或特殊目的应用电路，或是一模块的组合，提供由阵列12所支持的单晶片系统功能。数据是经由该数据输出线32，从在区块24中的检测放大器，至集成电路10的输入/输出端口，或至其他集成电路10内部或外部数据目的地。在此范例所实施的一控制电路34，使用偏压调整状态机构控制偏压调整供应电压36的应用，例如读取，编程，擦除，擦除验证，以及编程验证电压。该控制器34可以使用，业界所熟知的技术，如特殊目的逻辑电路来实施。在另一实施例中，该控制器34包含一通用目的处理器，其可以实施在相同集成电路上，其执行一计算机编程以控制该装置的操作。在另一实施例中，特殊目的逻辑电路和一通用目的处理器的组合可以被用来实施该控制器34。如图16所示，阵列12的每个存储单元1530、1532、1534、1536包括了一个存取晶体管(或其他存取装置，例如二极管)、以及相变化元件，其中四个存取晶体管在图中以标号38、40、42、44显示之，而四个相变化元件在图中以标号46、48、50、52显示之。每个存取晶体管38、40、42、44的源极共同连接至一源极线54，源极线54在一源极线终端55结束。在另一实施例中，这些存取元件的源极线并未电连接，而是可独立控制的。多条字线包括字线56与58沿着第一方向平行地延伸。字线56、58与字线解码器14进行电性交换信息。存取晶体管38、42的栅极连接至一共同字线，例如字线56,而存取晶体管40、44的栅极共同连接至字线58。多条位线包括位线60、62沿着第二方向平行地延伸，且连接到相变化元件，如相变化元件46、48的一端。特别地，相变化元件46连接于存取晶体管38的漏极与位线60之间，而相变化元件48连接于存取晶体管40的漏极与位线60之间。相似地，相变化元件50连接于存取晶体管42的漏极与位线62之间，而相变化元件52连接于存取晶体管44与位线62之间。需要注意的是，在图中为了方便起见，仅示出了四个存储单元，在实践中，阵列12可包括上千个至上百万个此种存储单元。同时，亦可使用其他阵列结构，例如将相变化存储元件连接到存取晶体管的源极。本发明是参照以上所描述的优选实施例和范例来进行披露的，可以了解的是，这些范例仅用于描述而非限制本发明。可以了解的是，本领域技术人员可以对本发明进行修改和组合，所述修改和组合落入本发明的精神以及所附权利要求书的范围内。权利要求1、一种存储单元，其包含一底电极；一顶电极；一介层孔，具有一侧壁，其自所述底电极延伸至所述顶电极；一介电侧壁子，位于介层孔的所述侧壁；一存储元件，其与所述底电极及所述顶电极电连接，具有一外表面，所述外表面与所述介电侧壁子连接，所述存储元件包含一树干部分于所述底电极之上及一杯状部份于所述树干部分之上，所述杯状部份具有一内表面，其中所述存储元件包含一存储器材料，其具有至少两个固态相；以及一填充材料，位于由所述存储元件的所述杯状部份的所述内表面所定义的内部。2、如权利要求1所述的存储单元，其中所述填充材料包含一介电材料。3、如权利要求1所述的存储单元，其中所述填充材料包含一导电材料。4、如权利要求1所述的存储单元，其中所述顶电极包含一位线的一部分。5、如权利要求1所述的存储单元，其中所述树干部分具有一小于用来形成所述存储单元所用的一微影工艺最小特征尺寸的宽度。6、如权利要求1所述的存储单元，其中所述存储材料包含一相变化材料。7、如权利要求1所述的存储单元，其中所述介电侧壁子包含一材料具有一低于所述存储材料的导热性。8、如权利要求2所述的存储单元，其中所述介电材料具有一低于所述存储材料的导热性。9、一种包含有一存储单元阵列的存储装置，所述阵列中每一个别的存储单元包含一存储元件，包含一树干部分及一杯状部份于所述树干部分之上，其中所述存储单元阵列中所述存储元件的所述树干部分包含各自的直径，且所述存储单元阵列中所述存储元件的所述杯状部份包含各自的直径，且对所述阵列中的至少两个存储单元而言，其所述树干部分的所述各自直径的差距小于所述杯状部分的所述各自外侧直径的差距。10、一种制造一存储阵列的方法，其包含形成一底电极阵列；形成一分隔层于所述底电极阵列之上，及一牺牲层于所述分隔层之上；形成介层孔于所述分隔层及一牺牲层之中，以裸露出所述底电极阵列中各自的底电极，所述介层孔具有一下方区段形成于所述分隔层之内及一上方区段形成于所述牺牲层之内，所述下方区段具有较对应的上方区段为宽的宽度；利用一会导致孔洞形成于所述介层孔的所述下方区段内的工艺来沉积一介电侧壁子材料于所述介层孔中；蚀刻一部分的所述介电侧壁子材料以开启所述孔洞且裸露所述对应的底电极的上表面，因此形成侧壁子，其包含于所述介层孔内定义上方开口及下方开口的侧壁子材料，所述下方开口延伸至所述底电极的上表面；形成存储材料于所述侧壁子之上且填入所述下方开口中，以与所述对应的底电极连接，于所述上方开口中的所述存储材料具有一内表面以在所述介层孔中定义多个杯状物；在所述杯状物中填入一填充材料；平坦化所述存储材料及填充材料，因此形成存储元件，其包含一存储材料具有树干部分于所述下方开口中与所述底电极连接及一杯状部份于所述上方开口中和所述树干部分之上；以及形成顶电极于所述存储元件之上。11、如权利要求IO所述的方法，其中所述孔洞具有由所述介层孔的所述上方区段与下方区段宽度差距所决定的宽度。12、如权利要求10所述的方法，其中所述介层孔内的下方开口的宽度由所述孔洞宽度所决定，而所述介层孔内的上方开口的宽度由所述介层孔宽度所决定。13、如权利要求IO所述的方法，其中所述形成介层孔包含形成一幕罩，其具有开口于所述多个底电极之上；使用所述幕罩蚀刻通过所述分隔层及牺牲层，因此裸露出所述多个底电极的上表面；以及选择性地蚀刻所述分隔层。14、如权利要求10所述的方法，其中所述形成顶电极包含形成一第一电性导电层于所述存储元件之上，及形成一第二电性导电层于所述第一电性导电层之上，其中所述第二电性导电层包含一位线的一部分。15、如权利要求IO所述的方法，其中所述顶电极包含一位线的一部分。16、如权利要求IO所述的方法，其中所述填充材料及所述介电侧壁子材料均具有一低于所述存储材料的导热性。17、如权利要求IO所述的方法，其中所述牺牲层包含一氮化硅，而所述分隔层包含一氧化硅。全文摘要本发明披露一种存储单元及其制造方法，并具体披露一种具有填充侧壁存储元件的相变化存储单元及其制造方法。此处所披露的存储单元其包含一底电极、一顶电极，于该底电极之上、一介层孔，具有一侧壁，其自该底电极延伸至该顶电极、以及一存储元件，其与该底电极及该顶电极电连接。此存储元件具有一外表面与一介电侧壁子连接，此介电侧壁子位于此介层孔的侧壁处，此存储元件包含一树干部分于该底电极之上及一杯状部分于该树干部分之上。一填充材料位于由该存储元件的该杯状部分的内表面所定义的内里之中。文档编号G11C16/02GK101257087SQ200810009750公开日2008年9月3日申请日期2008年2月13日优先权日2007年2月14日发明者陈介方,龙翔澜申请人:旺宏电子股份有限公司