专利名称：一种超低功耗非挥发静态随机存取存储单元及其操作方法
技术领域：
本发明属于集成电路技术领域，具体涉及一种超低功耗非挥发静态随机存取存储单元 (SRAM)及其操作方法。
背景技术：
静态随机存取存储器(static random access memory, 简称SRAM)是一种具有静态存 取功能的存储器，不需要刷新电路即能保存它内部存储的数据。SRAM具有较高的性能， 突出表现在速度快，节能，不必配合内存刷新电路，可提高整体的工作效率。但是SRAM 也有它的缺点，如它的集成度较低。此外，SRAM最大的缺陷就是掉电后存储信息会丢失， 称为易失性或挥发性。电阻随机存储器(resistive random access memory,简称为RRAM)由于其非挥发性、 高密度、低成本、可突破技术代发展限制的特点引起高度关注，所使用的材料有相变材料 [1]、掺杂的SrZr03p]、铁电材料PbZrTiO严、铁磁材料Pri.xCaxMn03[4]、 二元金属氧化物材 料5]、有机材料[6]等。这其中QixO可用作存储介质的特性已被证实m。图l是己被报道的电阻存储单元的i一v特性曲线的示意图m，采用极性不同的电压进行高阻和低阻间转换情形，曲线101表示起始态为高阻的IV曲线，电压扫描方向如箭头 所示，当电压从O开始向正向逐渐增大到Vn时，电流会突然迅速增大，表明存储电阻从高阻突变成低阻状态，示意图中电流增大不是无限制的，而是受回路中电流限制元件的约束，到达最大值(以下称为钳制值)后不再随电压增加而增加。曲线100表示起始态为低阻的状态，当电压由0向负向逐渐增大到VT2时，电流会突然迅速减小，表明存储电阻从低阻突变成高阻状态。高阻和低阻分别代表不同的数据状态，这种改变是多次可逆的，由 此可实现数据存储。非挥发SRAM (NVSRAM)结合了 SRAM与非挥发存储器的优点，适用于要求连续 高速数据写入且确保非易失数据绝对安全的场合，应用领域广泛，例如网络通讯类(路 由器、高端交换机、防火墙等)；打印设备类(打印机、传真机、扫描仪)；工业控制类 (工控板、铁路/地铁信号控制系统、高压电继电器等)；汽车电子类(行驶记录仪等)；' 医疗设备(如彩超)；服务器类(RedundantArraysof Inexpensive Disks服务器)。随着集成电路工艺尺寸的逐渐变小，低功耗已经成为集成电路发展的主要趋势。降低功耗一方面可以延长电池的寿命，另一方面可以节省资源，进而降低系统的运行成本。近 年来，亚阈值低功耗电路技术已经有较大发展。因此，为了降低非挥发SRAM的功耗，让 其中的晶体管工作于亚阈值区域是非常有效的措施。 发明内容本发明的目的在于提供一种超低功耗的NVSRAM单元，并提出相应的操作方法。 本发明提出的超低功耗NVSRAM单元，以二元或者二元以上的多元金属氧化物作为 非挥发存储电阻，包括一个传统的六管SRAM，两个互补的存储电阻，两个与存储电阻分 别耦连的选通管和一个由两个NMOS管组成的读出缓冲器；两个存储电阻的上电极分别与 SRAM的的上拉管(下拉管)的漏端耦连，另一端与选通管的漏端耦连。与存储电阻耦连 的选通管的栅极和源端的控制信号无需外加，由电路内部信号提供。读出缓冲器的两个 NMOS管，其中一个NMOS的栅极与静态随机存取存储单元的互补存储值耦连，源端与 地线耦连，漏端与读出缓冲器的另一个NMOS管的源端耦连；另一个NMOS管的栅极与 读字线耦连，漏端与读位线耦连，源端与前一个NMOS管的漏端耦连。SRAM的两个选通 管的栅极与写字线耦连，漏端分别与写位线和互补写位线耦连。SRAM的两个下拉NMOS 管可以按最小尺寸设计，而不会造成读噪声容限的减小。存储电阻采用双相电压编程。本发明所述的金属氧化物具有快速转换特性，低操作电流电压的特点，并且与现代 COMS工艺的兼容性很高。该金属氧化物为铜的氧化物、钛的氧化物、镍的氧化物、锆的 氧化物、铝的氧化物、铌的氧化物、钽的氧化物、SrZr03或者PbZrTi03、或者Pri.xCaxMn03 (0.2《x《0. 5)。本发明提出的超低功耗NVSRAM单元的操作方法，包括复位操作、读写操作、非挥 发存储操作、回写操作。复位操作是指在写操作前要先将存储电阻复位至初始状态。读写 操作分别通过读写选通管和读写位线进行。非挥发存储操作是指当电源监视电路检测到电 源掉电时，将六管静态随机存取存储单元里的信息写入到存储电阻中。回写操作是指待电 源恢复供电后，将存储电阻中的信息回写至六管静态随机存取存储单元。本发明提出的超低功耗NVSRAM单元的电源电压是动态变化的。当该单元进行读写 操作时，电源电压低于NMOS的阈值电压，NVSRAM的所有晶体管工作于亚阈值区或截 止区；当该单元进行复位操作、非挥发操作和回写操作时，电源电压抬高到相应值，以满 足各个操作的条件。本发明设计的非挥发静态存储器单元，其内部的晶体管在适当的时候可进入亚阈值区 域，最终实现超低功耗。
图1目前报道的电阻随机存储器的i-v特性曲线。图2本发明提出的一个超低功耗NVSRAM单元结构实实例。 图3超低功耗NVSRAM单元的操作流程图。 图4超低功耗NVSRAM单元结构实施例的剖面图(部分)。 图5超低功耗NVSRAM单元的一个反相电压操作时序实施例。 图6超低功耗NVSRAM存储器阵列的结构。
具体实施方式
下文结合图示及参考实施例更具体地描述本发明，本发明提供优选实施例，但不应该 被认为仅限于在此阐述的实施例。在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅 限于图中所示的区域的特定形状。应当理解，当称一个元件与"另一个元件连接"或"与另一个元件耦接"时，这个元 件可以直接连接或耦接到另一个元件，也可以存在插入元件。相反，当称一个元件"直接 与另一个元件连接"或"直接与另一个元件耦接"时，不存在插入元件。附图1给出了以CuxO为代表的材料的I-V曲线。下面参考图2来说明本发明提出的一个超低功耗NVSRAM结构的实施例。图2给出 了一个超低功耗NVSRAM单元的电路结构。该实施例中，MOS管221-226构成了一个传 统的SRAM结构。两个存储电阻227和228的上电极分别与SRAM的的上拉管(下拉管) 的漏端212和213耦连，另一端分别与选通管217和218的漏端耦连。与存储电阻耦连的 选通管217和218的栅极和源端的控制信号无需外加，由电路内部信号提供。读出缓冲器 的两个NMOS管219和220，其中一个NMOS管219的栅极与静态随机存取存储单元的 互补存储值212耦连，源端与地线216耦连，漏端与读出缓冲器的另一个NMOS管220 的源端耦连；另一个NMOS管220的栅极与读字线201耦连，漏端与读位线耦连，源端与 前一个NMOS管219的漏端耦连。SRAM的两个选通管221和222的栅极与写字线202 耦连，漏端分别与写位线210和互补写位线204耦连。SRAM的两个下拉NMOS管225 和226可以按最小尺寸设计，而不会造成读噪声容限的减小。存储电阻227和228采用双 相电压编程。图3给出了本发明中NVSRAM单元的操作流程的一个实施例。在对NVSRAM完成复位操 作后，此时电源电压降到MOS管阈值电压以下，即可进行极低功耗的读写操作。同时，NVSRAM 处于侦测电源掉电与否的保持状态， 一旦侦测到电源掉电，则进入存储状态。恢复供电后 自动进入回写状态。每次对NVSRAM单元进行写操作前，需要进行复位操作将两个存储电阻都擦写成低电阻状态。在掉电前实施存储操作，恢复供电后进行回写操作。NVSRAM的读写操作分别通过读写字线、位线进行。图4给出了超低功耗NVSRAM单元结构实施例的一部分剖面图，包括存储电阻227、 选通管217及相应连线。图5给出了一个对超低功耗NVSRAM单元进行反相电压操作时序的实施例。 下面举例说明，首先将存储电阻607复位至高阻状态。在对存储电阻进行操作前，先 将电源电压203从低于MOS管阈值电压的vl抬高到一般的电源电压v2，复位操作可执行。 再将sel信号和control有效，这样就会在存储电阻227和228上产生足够的负电压。通 过适当设置sel和control的取值，存储电阻227和228上的负压满足CuxO复位的条件， 它们都转换成高阻。然后，sel信号和control无效，电源电压重新回到低于阈值电压的 vl，复位操作完成。复位操作后就可对NVSRAM单元进行读写操作。进行写操作时，写字线wwl有效，通 过在写位线wbl及互补写位线wblb上施加适当写入信号，即可完成写操作；进行读操作 时，首先将读位线充电至vl，然后读字线rwl有效，根据SRAM存储的值是0或1，读位 线就会放电或者保持，进而实现读出。图5中rbl的实线表示读l，虚线表示读O.当电源监视电路检测到电源掉电时，电源电压vdd升高到v2，同时sel信号有效， control信号为低电平，存储操作即可进行。假设SRAM的值为1，即213的电势为v2， 212 的电势为0。此时，存储电阻227两端电压近似为v2，存储电阻228两端电压近似为0。 通过设置适当的v2取值，v2可以满足存储电阻set的条件，这样存储电阻227由高阻转 为低阻。然后，sel无效，存储操作完成，电源即可断掉。SRAM的值为0的情况与上述操 作过程类似。进行回写操作时，sel和control信号先有效，由于两个存储电阻的取值不同，SRAM 两边都进行充电，低阻一侧充电速度快，电势上升快。然后电源电压202上升至v2，经过 SR認内部的正反馈，最终低阻一侧的存储节点电势为v2，高阻一侧的存储节点电势为0。图6给出了本发明提出的超低功耗NVSRAM的存储器结构。位于同一行的不同存储单 元中的选通器件与同一条读字线RWL和写字线WWL相连，而位于同一列上不同存储单 元均与相同的读位线和写位线相连。读字线、写字线与行译码器601相连，读位线、写位 线与列译码器604相连，行和列交叉处的存储单元就是选中要进行操作的单元。控制模块 601产生整个存储器的控制信号，包括给其他模块的使能信号(图中未画出)、电源电压 203、 sel信号205和control信号206。模块603的作用是写操作时产生的位线写电压以及 读操作时对位线电压的变化灵敏放大。参考文献[1] An Chen, Sameer Haddad, Yi-Ching (Jean) Wu, Tzu-Ning Fang, Zhida Lan, Steven Avanzino, Suzette Pangrle, Matthew Buynoski, Manuj Rathor, Wei (Daisy) Cai， Nick Tripsas, Colin Bill, Michael VanBuskirk, and Masao Taguchi, "Non-Volatile Resistive Switching for Advanced Memory Applications," IEEE, 2005. [2] Naveen Verma, Anantha P. Chandrakasan, "A 65nm 8T Sub-Vt SRAM Employing Sense Amplifier Redundancy," ISSCC, pp.327-328, 2007.
权利要求
1、一种超低功耗非挥发静态随机存取存储单元，其特征在于采用二元或者二元以上的多元金属氧化物作为非挥发存储电阻，包括一个六管静态随机存取存储单元，两个互补的存储电阻，两个与存储电阻分别耦连的选通管和一个由两个NMOS管组成的读出缓冲器；其中，两个存储电阻一端分别与六管静态随机存取存储单元的上拉管或下拉管的漏端耦连，另一端与选通管的漏端耦连；与存储电阻耦连的选通管的栅极和源端的控制信号无需外加，由电路内部信号提供；读出缓冲器的两个NMOS管，其中一个NMOS的栅极与静态随机存取存储单元的互补存储值耦连，源端与地线耦连，漏端与读出缓冲器的另一个NMOS管的源端耦连；另一个NMOS管的栅极与读字线耦连，漏端与读位线耦连，源端与前一个NMOS管的漏端耦连。
2、 根据权利要求1所述的超低功耗非挥发静态随机存取存储单元，其特征在于六 管静态随机存取存储单元的两个选通管的栅极与写字线耦连，漏端分别与写位线和互补写 位线耦连。
3、 根据权利要求1所述的超低功耗非挥发静态随机存取存储单元，其特征在于六管静态随机存取存储单元的两个下拉NMOS管按最小尺寸，不会造成读噪声容限的减小。
4、 根据权利要求1所述的超低功耗非挥发静态随机存取存储单元，其特征在于存储电阻双相电压编程。
5、 根据权利要求1所述的超低功耗非挥发静态随机存取存储单元，其特征在于所述的金属氧化物为铜的氧化物、钛的氧化物、镍的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、SrZr03、 PbZrTi03或者Pn.xCaxMn03， 0.2《x《0. 5。
6、 根据权利要求1所述的超低功耗非挥发静态随机存取存储单元，其特征在于与 六管静态随机存取存储单元耦连的电源电压是动态变化的。
7、 一种对权利要求1所述的超低功耗非挥发静态随机存取存储单元进行操作的方法，包括复位操作、读写操作、非挥发存储操作和回写操作，其特征在于复位操作在写操作前要先将存储电阻复位至初始状态，在对存储电阻进行操作前， 通过对位线与六管静态随机存取存储单元选通管的操作，确保存储电阻的选通管导通，复 位操作可执行；读写操作写入时，由地址信号选中需要写入的存储单元，被选中单元的写字线信号 使能，由配置寄存器通过两条互补的写位线对其进行操作；读出时，由地址信号选中需要 读出的存储单元，被选中单元的读字线信号使能，数据经读位线由灵敏放大器输出；非挥发存储操作当电源监视电路检测到电源掉电时，通过设置相应控制信号，对存储电阻进行操作，将六管静态随机存取存储单元里的信息写入到存储电阻中；回写操作待电源恢复供电后，通过设置相应控制信号，对存储电阻进行操作，将存 储电阻中的信息回写至六管静态随机存取存储单元。
全文摘要
本发明发球集成电路技术领域，具体为一种超低功耗非挥发静态随机存取存储单元。该存储单元采用二元或者二元以上的多元金属氧化物作为非挥发存储电阻，包括一个六管静态随机存取存储单元，两个互补的存储电阻，两个与存储电阻分别耦连的选通管和一个由两个NMOS管组成的读出缓冲器；本发明设计的非挥发静态存储器单元，其内部的晶体管在适当的时候可进入亚阈值区域，最终实现超低功耗。
文档编号G11C11/412GK101246740SQ20081003454
公开日2008年8月20日 申请日期2008年3月13日 优先权日2008年3月13日
发明者林殷茵, 薛晓勇 申请人:复旦大学