专利名称：一种门控时钟电路及门控时钟信号产生方法
技术领域：
本发明属于数字电路领域，尤其涉及一种门控时钟电路及门控时钟信号产生方法。
背景技术：
在传统的同步逻辑数字电路设计中，如图1所示，寄存器的时钟端CK都是直接连接至系统全局时钟信号CLK一SYS上，然而，由于多数寄存器不需要在每一个时钟的上升沿都产生跳变，因此，时钟端CK输入信号的高频跳变引起了巨大的功耗浪费。
同时，这种结构的寄存器需要使能端EN,增加了额外的使能电路，增大了单个寄存器需占用的芯片面积。
发明内容
本发明实施例的目的在于提供一种能减少功耗，节省芯片面积的门控时钟电路。
本发明实施例是这样实现的， 一种门控时钟电路，所述门控时钟电路包括电路模块，接收第一时钟信号，输出与所述第一时钟信号具有相位差的第二时钟信号；
运算模块，接收所述第二时钟信号以及使能信号，进行逻辑运算后输出门控时钟信号。
本发明实施例的另 一 目的在于提供一种采用上述门控时钟电路产生门控时钟信号的方法，包括下述步骤
接收第 一时钟信号，输出与所述第 一时钟信号具有相位差的第二时钟信号；
4将所述第二时钟信号以及^f吏能信号进行逻辑运算后输出门控时钟信号。本发明实施例提供的门控时钟电路采用简单的电路模块以及运算模块将时钟信号以及使能信号进行逻辑运算后输出门控时钟信号以触发寄存器，从而使
寄存器不需要使能端EN，结构简单、节省了寄存器需占用的芯片面积，大大降低了芯片的整体功耗。
图l是现有技术提供的门控时钟电路的电路图2是本发明实施例提供的门控时钟电路的电路图3是本发明实施例提供的门控时钟电路中信号时序波形图;
图4是本发明实施例提供的门控时钟信号产生方法的流程图。
具体实施例方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例提供的门控时钟电路采用简单的电路模块以及运算模块将时钟信号以及使能信号进行逻辑运算后输出门控时钟信号；结构简单、功耗低。
Access Memory, RAM)中，采用寄存器作为主要存储手段的应用场合；具体应用于数字信号处理电路中。
图2示出了本发明实施例提供的门控时钟电路的电路，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下。
门控时钟电路1包括电路模块11和运算模块12,其中，电路模块11接收第一时钟信号，输出与第一时钟信号具有相位差的第二时钟信号；运算模块12接收第二时钟信号以及使能信号，进行逻辑运算后输出门控时钟信号；该门控时钟信号连接至寄存器2的时钟端CK,作为触发寄存器2的时钟信号。
在本发明实施例中，电路模块11可以为反相器电路，也可以为一个非门电路，还可以为任何能够产生与第一时钟信号有合适相位差的电路模块。作为本发明的一个实施例，第二时钟信号与第一时钟信号的相位差为180° 。作为本发明的另一个实施例，第一时钟信号可以为全局时钟信号，也可以为任何用于驱动寄存器2的时钟信号。
在本发明实施例中，运算模块12可以为与门电路，也可以为任何能够进行逻辑与运算的运算模块。与门电路12将第二时钟信号以及使能信号进行逻辑与
运算后输出门控时钟信号。作为本发明的一个实施例，使能信号为与第一时钟信号的上升沿或下降沿信号保持一定时序关系的信号。
图3示出了本发明实施例提供的门控时钟电路中信号时序波形图，第一时钟信号为一个方波信号，而第二时钟信号为与第一时钟信号反相的方波信号；使能信号是由第一时钟信号的上升沿触发变化的，比第一时钟信号的上升沿迟了 td,使能信号和第一时钟信号进行与运算后，得到了门控时钟信号，而门控时钟信号的上升沿与第 一 时钟信号的下降沿相关。
图4示出了本发明实施例提供的门控时钟信号产生方法的流程，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下。
在步骤S41中，接收第一时钟信号，输出与第一时钟信号具有相位差的第二时钟信号；其中，第二时钟信号与第一时钟信号的相位差为180° 。
在步骤S42中，将第二时钟信号以及使能信号进行逻辑运算后输出门控时钟信号。
作为本发明的一个实施例，第二时钟信号以及使能信号进行逻辑与运算后输出门控时钟信号，该门控时钟信号连接至寄存器的时钟端CK，作为触发寄存器2的时钟信号。这样，寄存器将提前约半个第一时钟信号周期的时间产生跳变；减少了功耗。同时，采用上述门控时钟信号触发的寄存器不需要使能端，节省芯片面积。
6本发明实施例提供的门控时钟电路采用简单的电路模块以及运算模块将时钟信号以及使能信号进行逻辑运算后输出门控时钟信号以触发寄存器，从而使
寄存器不需要使能端EN，结构简单、节省了寄存器需占用的芯片面积，大大降低了芯片的整体功耗。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
权利要求
1、一种门控时钟电路，其特征在于，所述门控时钟电路包括电路模块，接收第一时钟信号，输出与所述第一时钟信号具有相位差的第二时钟信号；运算模块，接收所述第二时钟信号以及使能信号，进行逻辑运算后输出门控时钟信号。
2、 如权利要求1所述的门控时钟电路，其特征在于，所述电路模块包括反 相器电路或非门电路。
3、 如权利要求1所述的门控时钟电路，其特征在于，所述第二时钟信号与 所述第一时钟信号的相位差为180° 。
4、 如权利要求1所述的门控时钟电路，其特征在于，所述运算模块包括与 门电路，所述与门电路将所述第二时钟信号以及使能信号进行逻辑与运算后输 出门控时钟信号。
5、 如权利要求1所述的门控时钟电路，其特征在于，所述第一时钟信号为 全局时钟信号。
6、 如权利要求1所述的门控时钟电路，其特征在于，所述使能信号与所述 第 一时钟信号保持时序关系。
7、 一种采用权利要求1的门控时钟电路产生门控时钟信号的方法，其特征 在于，所述方法包括下述步骤接收第一时钟信号，输出与所述第一时钟信号具有相位差的第二时钟信号； 将所述第二时钟信号以及使能信号进行逻辑运算后输出门控时钟信号。
8、 如权利要求7所述的方法，其特征在于，所述第二时钟信号与所述第一 时钟信号的相位差为180° 。
9、 如权利要求7所述的方法，其特征在于，将所述第二时钟信号以及使能 信号进行逻辑与运算后输出门控时钟信号。
10、 如权利要求7所述的方法，其特征在于，所述使能信号与所述第一时钟信号保持时序关系。
全文摘要
本发明适用于数字电路领域，提供了一种门控时钟电路及门控时钟信号产生方法，所述门控时钟电路包括电路模块，接收第一时钟信号，输出与所述第一时钟信号具有相位差的第二时钟信号；运算模块，接收所述第二时钟信号以及使能信号，进行逻辑运算后输出门控时钟信号。本发明提供的门控时钟电路采用简单的电路模块以及运算模块将时钟信号以及使能信号进行逻辑运算后输出门控时钟信号以触发寄存器，从而使寄存器不需要使能端EN，结构简单、节省了寄存器需占用的芯片面积，大大降低了芯片的整体功耗。
文档编号G11C11/413GK101686041SQ200810216610
公开日2010年3月31日 申请日期2008年9月27日 优先权日2008年9月27日
发明者巍 万, 刘小灵, 谢韶波, 凡 齐 申请人:深圳市芯海科技有限公司