专利名称：半导体存储装置的制作方法
技术领域：
本发明涉及半导体存储装置，例如NAND闪速存储装置。
背景技术：
半导体存储装置广泛用于计算机、家用电器、便携电话等。以 NAND闪速存储器为代表的EEPROM (电可擦写可编程只读存储器) 型非易失性存储装置已被广泛地用作个人计算机、数码照相机、数码 摄影机、数字电视、MP3或便携装置的存储介质。
此外，由于其大容量和高集成度(high integration )的优点，NAND 闪速存储器现在用于替代硬盘驱动器(HDD )。如果NAND闪速存储 器被用于替代硬盘驱动器，则会出现由读取干扰引起的数据劣化、和 由重复擦除和写入引起的栅极介电膜的物理劣化这样的问题。
栅极介电膜中的物理劣化引起了保持失效(retention failure )。 即，在短时间内从浮栅发射电荷(例如电子)并破坏数据。向NAND 闪速存储器写入的次数(在下文中称为"写入计数")最高达约105。 为了处理该有限的写入计数，执行刷新操作和损耗平均(wear leveling)。刷新操作是用于一次从存储单元读取数据并将与读取的数 据相同的数据重新存储在存储单元中的操作。损耗平均是用于通过交 换具有高擦除计数的块的物理地址与具有低擦除计数的块的物理地 址，而使得擦除的次数(以下简称"擦除计数，，)均衡的操作。
此外，在NAND存储器中，通过向未选择的存储单元(包括在 除了读取的目标页面以外的页面处的未选择存储单元)的栅极施加高 压来从选择的存储单元读取数据。因为只要执行数据读取操作就向未 选择的存储单元重复地施加高压，所以电荷进入浮栅。其结果是，破 坏了存储单元中存储的数据。这种现象被称为"读取干扰"。通常，使用ECC (纠错代码)来进行纠错以防止读取干扰。然 而，为了校正许多错误位，需要大容量的ECC电路。此外，因为存 储装置的小型化和在一个单元中存储两位或更多的信息的水平的倍 增，需要大容量ECC电路。
发明内容
根据本发明的一个实施例的半导体存储装置包括第一存储区， 所述第一存储区包括多个存储组，所述存储组包括多个存储单元，为 存储组分别分配地址，存储组分别作为数据擦除操作的单位；第二存 储区，暂时地在其中存储从笫一存储区读取的数据，或暂时地在其中 存储要写入第一存储区的数据；读取计数器，在其中存储每一个存储 组的数据读取计数；纠错电路，计算读取的数据的错误位计数；以及 控制器，执行刷新操作，其中当错误位计数超过第一阈值时，或当数 据读取计数超过第二阈值时，存储在存储组之一中的读取的数据被暂 时地存储在第二存储区中，并且将读取数据写回同一个存储组。
根据本发明的实施例的半导体存储装置包括第一存储区，所述 第一存储区包括多个存储组，所述存储组包括多个存储单元，为存储 组分别分配地址，存储组分别为数据擦除操作的单位；第二存储区， 暂时地在其中存储从第一存储区读取的数据，或暂时地在其中存储要 写入第一存储区的数据；纠错电路，计算读取的数据的错误位计数； 控制器，执行刷新操作，其中存储在存储组之一中的读取的数据被暂 时地存储在第二存储区中，并且将读取数据写回同一个存储组；最大 值寄存器，在从某个刷新操作到下一刷新操作期间，保持错误位计数 中的最大错误位计数；以及标志寄存器，在其中存储存储块的标志， 当停止供电之后重新开始供电时，其中一个标志指示在重新开始向第 一存储区供电之后对相应的存储块的第一读取操作，其中当自重新开 始向第一存储区供电起第一读取操作中的错误位计数高于重新开始供 电之前的最大错误位计数时，控制器执行刷新操作。
图1是示出了根据本发明的第一实施例的存储系统20的配置的
框图2是示出了读取计数器24的配置的概念图3是示出了由根据第一实施例的存储系统20执行的操作的流
程图4是示出了刷新操作的流程图5是示出了根据本发明的第二实施例的存储系统20的配置的
框图6是示出了读取计数器24、写入计数器25和第二阈值寄存器 26的配置的概念图7是示出了读取计数和写入计数之间的关系的图8是示出了根据本发明的第三实施例的存储系统20的配置的
框图9是示出了读取计数器24和第二阈值寄存器26的概念图10是示出了由存储系统20执行的操作的流程图11和图12是根据本发明的第三实施例的修改的存储系统的配
置图13是示出了根据本发明的第四实施例的存储系统20的配置的
框图14是示出了最大值寄存器27和标志寄存器28的概念图；以
及
图15是示出了根据本发明的第四实施例的修改的存储系统20的 配置的框图。
具体实施例方式
下面将参照附图详细描述本发明的实施例。请注意本发明不限于此。
(第一实施图1是示出了根据本发明的第一实施例的存储系统20的配置的 框图。存储系统20可通信地连接至主才几PC 10。响应于来自主才几PC 10 的读取命令或写入命令，存储系统20根据命令执行数据读取操作或数 据写入操作。
存储系统20包括用作控制单元的控制器21、用作第一存储装置 的NAND闪速存储器(在下文中为"NAND"存储器)22、和用作第二 存储装置的铁电存储器(在下文中为"RAM") 23。
NAND存储器22是例如EEPROM型非易失性存储器并且用作 主存储器。NAND存储器22被配置为包括各自包括多个页面的块， 并且每一个页面都包括存储在多个存储单元中的多个位(即，包括多 个存储单元)。通常在一个页面上执行数据写入操作或数据读取操作。 通常在用作存储组的一个块上执行数据擦除或重写操作。由此，地址 被分别分配给页面和块。在第一实施例中，数据写入的单位、数据重 写的单位或数据擦除的单位不限于一个页面或一个块，而是可以是另 一个存储组。存储组被定义为包括多个存储单元的存储器的单位(a unit of memory )。
RAM23用作高速緩冲存储器，如果数据要被刷新，则所述高速 緩冲存储器暂时地在其中存储NAND存储器22中存储的数据；如果 从NAND存储器22读取或向其写入数据，则所述高速緩沖存储器暂 时地在其中存储该从NAND存储器22读取或向其写入的数据。控制 器21控制NAND存储器22和RAM 23。控制器21包括用于执行例 如计算已进行了纠错的错误位的数量(在下文中为"错误位计数，，)(错 误单元的数量(在下文中为"错误单元计数"))的算术运算的ECC 电路。
NAND存储器22的优点为其高集成度。RAM 23可以高速执行 数据读取或写入操作。RAM 23包括读取计数器24。读取计数器24 在其中存储每个块的数据读取的次数("数据读取计数")。
图2是示出了读取计数器24的配置的概念图。读取计数器24在 其中存储对于每个块在页面上执行数据读取操作的页面的总数。例如，如果读取了块1中的两个页面，则向块1的读取计数添加'2，，并且在 读取计数器24中存储结果值作为块1的读取计数。读取计数器24包 括在非易失性RAM23中，所以即使在瞬间中断期间也不会出现有关 读取计数的信息的丢失。
图3是示出了由根据第一实施例的存储系统20执行的操作的流 程图。首先，存储系统20从主机PC IO接收读取或写入命令。控制 器21基于传送开始地址、传送容量等确定是否出现对NAND存储器 22的读取访问(S10)。即，控制器21确定是否要执行用于从NAND 存储器22读取数据的读取操作。
如果要从NAND存储器读取数据(S10;是)，则控制器21将 数据从NAND存储器22传送至RAM 23 ( S20 )。在每个页面上执行 数据读取操作。控制器21向主机PC10传送数据(S30)。如果要将 数据传送至RAM 23，则ECC电路计算读取数据的错误位计数(S40 )。 如果错误位计数大于第一阈值(S40;是)，则控制器21对读取的目 标块执行刷新操作(S70)。这是因为如果错误位计数高于第一阈值，
破坏。在刷新操作期间，将错误位经校正的数据(errorbit-corrected data)重写入NAND存储器22。
第一阈值是基于可由ECC电路校正的位的最大错误位计数决定 的。例如，可将第一阈值设定为每页最大错误位计数的80%。在该情 况下，如果实际的每页错误位计数超过了最大错误位计数的80%，则 执行刷新操作。第一阈值可存储在ECC电路中包括的寄存器(未示 出)中。如果刷新操作结束了，则读取的目标块的读取计数器24中存 储的读取计数被重置为零。
如果错误位计数等于或低于第一阈值(S40;否)，则控制器21 将读取的目标块数据的读取计数器24中存储的读取计数增加被传送 的页面的数量(S50)。例如，如果在数据读取操作期间，控制器21 从NAND存储器22的块l传送了对应于两个页面的数据，则控制器 21将块1的读取计数器24中存储的读取计数增加2。下面，控制器21确定读取目标块的读取计数器24中存储的读取 计数是否超过了第二阈值(S60)。如果读取目标块的读取计数器24 中存储的读取计数超过了第二阈值(S60;是)，则控制器21对读取 的目标块执行刷新操作(S70 )。如果读取的目标块的读取计数等于或 低于第二阈值(S60;否)，则控制器21结束数据读取操作。执行步 骤S70处的刷新操作以防止读取干扰。因此，优选地将第二阈值设定 为等于或低于将出现读取干扰的读取计数。例如，可将第二阈值设定 为将出现读取干扰的读取计数的80%。将出现读取干扰的读取计数是 统计上可从制造条件等预测的数值。
如果不从NAND存储器读取数据(S10;否)，则控制器21将 数据传送至主机PC 10 ( S80 )并结束数据读取操作。
图4是示出了刷新操作的流程图。如果出现了数据擦除块(S71; 是)，则执行损耗平均(S72，S73)。更具体地讲，控制器21从刷新 目标块读取所有数据，并将数据写入数据擦除块(S72)。此处假设块 2是数据擦除块，并且块l是刷新目标块。在该情况下，控制器21从 块1读取数据， 一次将读取的数据存储在RAM 23中，并将该数据写 入块2。擦除存储在块l中的数据。由此，控制器21将数据传送至未 被使用的块2(使用频率低)。其结果是，可防止保持失效。如果NAND 存储器22包括NAND内复制功能，则控制器21可使用NAND内复 制功能将刷新目标块中存储的数据复制到数据擦除块，而无需使用 RAM 23。
在传送了数据之后，控制器21执行逻辑地址和物理地址变换 (S73)。例如，如果块1中存储的数据被传送至块2，则块l的逻辑 地址被交换为块2的逻辑地址。通过这样做，将对应于传送至块2的 数据的逻辑地址分配给块2。此后，控制器21将刷新目标块的读取计 数器24中存储的读取计数重置为零(S74 )。
如果在NAND存储器22的所有块中存储了数据，而不存在数据 擦除块(S71;否)，则控制器21读取刷新目标块中存储的所有数据， 将读取的数据存储在RAM中(S75)，擦除刷新目标块中存储的数据
9(S76)，并且将RAM 23中存储的数据重新存储(写回)到刷新目 标块中(S77)。在刷新操作之后，控制器21将刷新目标块的读取计 数器24中存储的读取计数重置为零(S74)。
根据第一实施例，如果错误位计数超过了第一阈值，或如果数据 读取计数超过了第二阈值，则在读取目标块上执行刷新操作。这可以 防止读取干扰，而不仅依赖于ECC。此外，在第一实施例中，根据 ECC计数的错误位计数执行刷新操作。因此，不仅可以防止读取干扰， 还可以校正数据保持错误。
一般来说，在刷新操作中，从NAND存储器22的刷新目标块读 取该刷新目标块中存储的所有数据，将其一次存储在RAM 23中，并 将其重新存储(写回)到刷新目标块中。然而，如果RAM23中存在 写入数据(更新的数据)，则无需读取属于刷新目标块的更新目标页 面。在该情况下，因此，读取刷新目标块中的除了更新目标页面以外 的页面，并将其存储在RAM 23中，并且可从RAM23读取读取的页 面以及更新目标页面，并将其写入刷新目标块。
(第二实施例)
图5是示出了根据本发明的第二实施例的存储系统20的配置的 框图。第二实施例与第一实施例不同在于RAM23包括写入计数器25 和第二阈值寄存器26。根据第二实施例的其它配置可以与根据第一实 施例的配置相同。
图6是示出了读取计数器24、写入计数器25和第二阈值寄存器 26的配置的概念图。写入计数器25在其中存储每个块的写入目标块 的擦除的次数(写入的次数)。即，因为在数据被写入NAND闪速存 储器22中的特定块之前，从该特定块擦除数据，所以写入计数器25 为该特定块计算擦除计数(写入计数)。写入计数器25包括在非易失 性RAM23中，所以即使在瞬间中断期间也不出现有关擦除计数(写 入计数)的信息的丢失。
第二阔值寄存器26在其中存储每个块的第二阈值。这是因为第二阈值通常根据每一个块的写入计数而不同。即使在瞬间中断期间也 不出现有关第二阈值的信息的丢失。
存储在写入计数器25中的擦除计数或写入计数被用于根据数据 写入计数改变第二阈值。如图7所示，出现读取干扰的读取计数通常 根据写入计数的升高而降低。这是因为如果写入计数升高，则每一个 存储单元的栅极介电膜物理地劣化，并且易于出现读取干扰。因此， 在第二实施例中，如果写入计数较高，则将第二阈值设定得较低。
例如，如图7所示，如果写入计数等于或低于104，则将第二阈 值设定为在写入计数等于或低于104的范围内出现读取干扰的最小读 取计数104的80%。如果写入计数为从104到105，则将第二阈值设定 为在写入计数为从104到105的范围内出现读取干扰的最小读取计数 103的80%。如果写入计数等于或高于105,则将第二阔值设定为最小 读取计数102的80%。数据写入计数和第二阈值之间的对应关系可与 块的第二阈值一起分别存储在RAM 23中。
由根据第二实施例的存储系统20执行的操作与根据第一实施例 的操作的相似之处在于刷新操作是基于由ECC电路检测的错误位 计数和读取计数执行的。因此，图3和图4所示的操作可应用于根据 第二实施例的操作中。然而，与第一实施例不同，第二阈值根据写入 计数改变，并因此是一个变量。可见，通过根据写入计数改变第二阈 值，可考虑到每一个存储单元的栅极介电膜的劣化而改变刷新操作频 率。
例如，如图6所示，分别关于块0至2的读取计数，块2的读取 计数(5124)高于块l的读取计数(1000)。然而，分别关于块O至 2的写入计数，块1的写入计数(10001 )高于块2的写入计数(1000 )。 由此，块1的第二阈值为103x0.8而块2的第二阈值为104x0.8。因此， 如果从块l读取数据，则块l成为了刷新目标块。然而，如果从块2 读取数据，则块2不成为刷新目标块。
在第二实施例中，第二阈值根据写入计数逐步地改变。可供替换 地，可将改变第二阈值的频率设定得高于如图7所示的频率。可供替换地，只要更新写入计数就可改变第二阈值。
根据第二实施例，通过根据写入计数改变第二阈值，可基于读取 干扰的出现程度改变第二阈值。此外，第二实施例可展示与第一实施 例相同的优点。
(第三实施例)
图8是示出了根据本发明的第三实施例的存储系统20的配置的 框图。图9是示出了读取计数器24和第二阈值寄存器26的概念图。 图IO是示出了由存储系统20执行的操作的流程图。在第三实施例中， 第二阈值根据由ECC电路检测的错误位计数和数据错误方向而改变。 因此，第三实施例与第二实施例不同在于包括第二阈值寄存器26。根 据第三实施例的其它配置可以与根据第一实施例的配置相同。
数据错误方向指示了其中逻辑值从0变为1的情况(错误方向1)， 或者逻辑值从1变为0的情况(错误方向2)。例如，限定了其中在 存储单元的浮栅中累积许多电子的状态为"l"，并且其中不在存储单元 的浮栅中累积电子的状态为"O"。在该情况下，可确定错误方向l是由 读取干扰导致的，而错误方向2是由保持失效导致的。因此，如果更 多的错误位在错误方向1，则读取干扰的影响较大；如果更多的错误 位在错误方向2，则保持失效的影响较大。
在第三实施例中，如图IO所示，如果错误位计数超过了第一阈 值，并且大多数错误位在错误方向1 (S卯)，则第二阈值寄存器26 将读取目标块的读取计数存储为读取目标块的第二阈值(S100)。因 为图8所示的步骤S10至S80与第一实施例中的相同，所以省略对其 的说明。
此处假设读取块1中的数据。如果读取的数据的错误位计数超过 了第一阈值，则控制器21还确定数据的错误方向。可从错误位的逻辑 值确定错误方向。此时，如果大多数(例如，80% )的错误位在错误 方向1，则块l的第二阈值(10000)因此被设定为读取计数(IOOO)。 即，块1的第二阈值从10000变为1000。此后，因为块l的第二阈值为1000，如果读取计数超过了 1000，则在块l上执行刷新操作。
以该方式，如果数据毁坏的主要原因是读取干扰，则数据读取操作期间的读取计数被设定为第二阈值。通过这样设定，即使第二阈值过多地高于由于每一个存储单元的栅极介电膜的劣化而实际出现读取干扰的读取计数，也可恰当地改变第二阈值。
(第三实施例的修改)
图11是根据本发明的第三实施例的修改的存储系统20的配置的框图，并且图12是示出了读取计数器24、第二阈值寄存器26和写入计数器25的概念图。第三实施例的修改是其中向根据第三实施例的存储系统20添加了写入计数器25的实施例。写入计数器25可以被配置为与根据第二实施例的相似。在第三实施例的修改中，控制器21将根据写入计数的第二阈值与根据错误位计数和错误方向的第二阈值相比较，并选择较低的作为第二阈值。根据写入计数的第二阈值被用于防止保持失效。根据错误位计数和错误方向的第二阈值被用于防止读取干扰。因此，第三实施例的修改可处理保持失效和读取干扰这两者。
(第四实施例)
图13是示出了根据本发明的第四实施例的存储系统20的配置的框图。图14是示出了最大值寄存器27和标志寄存器28的概念图。第四实施例与第一实施例不同在于包括最大值寄存器27和标志寄存器28。根据第四实施例的其它配置与根据第一实施例的相同。
最大值寄存器27在某个刷新操作和下一刷新操作之间的期间保持由ECC电路检测的错误位计数中的最大错误位计数。该最大错误位计数是每个读取目标单位的最大错误位计数。例如，如果读取目标单位为页面，则页面的位计数等于最大错误位计数的最大值。无需解释，最大错误位计数的最小值为零。例如，在图14中，在从某个刷新操作到下一刷新操作的时间段期间，块0的最大错误位计数为5，而块1的最大错误位计数为30。标志寄存器28对于每个块包括一位的数据。即，标志寄存器28在其中存储对应于块的数量的位数据。如果在向存储系统20供电停止之后重新开始供电，标志指示自重新开始供电起的第一个读取操作。例如，具有标志0的块为其中在打开存储系统20之后没有执行数据读取操作的块。具有标志1的块是其中在打开存储系统20之后执行了至少一次数据读取操作的块。如果关闭了存储系统20,则标志寄存器28将对应于所有块的标志设定为零。由标志确认是否读取的目标块是自打开存储系统20之后第一次在其上执行数据读取操作的块。
如果自重新开始向存储系统20供电起第一次执行的数据读取操作中的块的错误位计数高于重新开始供电之前的最大错误位计数，则控制器21在该块上执行刷新操作。如果在关闭存储系统20的同时出现保持失效，则在打开存储系统20之后的错误位计数被认为超过了存储系统20被关闭之前的最大错误位计数。因此，通过在包括由保持失效引起的更多错误位的块上执行刷新操作，校正错误位。
此处假设从块l读取数据。因为对应于块1的标志为标志0，这指示自打开存储系统20起，块l第一次成为读取目标块。如果读取目标页面的错误位计数为50，则第一数据读取操作中的错误位计数高于关闭存储系统20之前的最大位计数30。即，在关闭存储系统20的同时块l包括许多出现了保持失效的位。因此，在该情况下，控制器21对块1执行刷新操作。通过这样做，根据第四实施例的存储系统20可校正由于保持失效导致的错误位。
(第四实施例的修改)
图15是示出了根据本发明的第四实施例的修改的存储系统20的配置的框图。根据第四实施例的修改的存储系统20还包括读取计数器24、写入计数器25和第二阈值寄存器26。即，第四实施例的修改是第二实施例与第四实施例的组合。最大值寄存器27和标志寄存器28可独立于读取计数器24、写入计数器25和第二阈值寄存器26操作。由此，可以防止根据写入计数和读取计数的读取干扰，并且可以校正由于保持失效导致的错误位。
无需说明，第四实施例可与第一或第三实施例相组合。
在第一至第四实施例中，RAM23是非易失性存储器，并且可以是例如，MRAM (磁RAM) 、 PRAM (相变RAM)或RRAM (电阻式RAM)。
读取计数器24、写入计数器25、第二阈值寄存器26、最大值寄存器27和/或标志寄存器28可如第一至第四实施例中所描述的作为RAM 23的一部分并入RAM 23。可供替换地，可与RAM 23分离地设置读取计数器24、写入计数器25、第二阈值寄存器26、最大值寄存器27、和/或标志寄存器28，或将其并入主机PCIO。
在第一至第四实施例中，ECC电路并入控制器21。可供替换地，可与控制器21分离地设置ECC电路。
1权利要求
1.一种半导体存储装置，包括第一存储区，所述第一存储区包括多个存储组，所述存储组包括多个存储单元，为存储组分别分配地址，存储组分别为数据擦除操作的单位；第二存储区，暂时地在其中存储从第一存储区读取的数据，或暂时地在其中存储要写入第一存储区的数据；读取计数器，在其中存储每一个存储组的数据读取计数；纠错电路，计算读取的数据的错误位计数；以及控制器，执行刷新操作，其中当错误位计数超过第一阈值时，或当数据读取计数超过第二阈值时，存储在存储组之一中的读取的数据被暂时地存储在第二存储区中，并且将读取的数据写回同一个存储组。
2、 根据权利要求1所述的半导体存储器，其中在包括多个存储 单元的一个页面上执行数据读取操作，在包括多个页面的一个块上执 行数据擦除操作，并且读取计数器在其中存储每一个块的数据读取计 数。
3、 根据权利要求l所述的半导体存储装置，还包括写入计数器， 该写入计数器在其中存储每一个存储组的数据写入计数，其中，控制单元根据数据写入计数改变第二阚值。
4、 根据权利要求2所述的半导体存储装置，还包括写入计数器， 该写入计数器在其中存储每一个存储组的数据写入计数，其中，控制单元根据数据写入计数改变第二阁值。
5、 根据权利要求1所述的半导体存储装置，其中当错误位计数 超过第 一 阈值，并且大多数错误位从第 一逻辑值变为第二逻辑值时， 将第二阈值设定为存储在读取计数器中的数据读取计数。
6、 根据权利要求2所述的半导体存储装置，其中当错误位计数 超过第 一 阈值，并且大多数错误位从第 一逻辑值变为第二逻辑值时， 将第二阈值设定为存储在读取计数器中的数据读取计数。
7、 根据权利要求3所述的半导体存储装置，其中当错误位计数 超过第一阈值，并且大多数错误位从第一逻辑值变为第二逻辑值时， 将第二阈值设定为存储在读取计数器中的数据读取计数。
8、 根据权利要求1所述的半导体存储装置，其中第一存储区和 第二存储区包括铁电RAM、 MRAM、 PRAM或RRAM。
9、 一种半导体存储装置，包括第一存储区，所述第一存储区包括多个存储组，所述存储组包括 多个存储单元，为存储组分别分配地址，存储组分别为数据擦除操作 的单位；第二存储区，暂时地在其中存储从第一存储区读取的数据，或暂 时地在其中存储要写入第一存储区的数据；纠错电路，计算读取的数据的错误位计数；控制器，执行刷新操作，其中存储在存储组之一中的读取的数据 被暂时地存储在第二存储区中，并且将读取的数据写回同 一个存储组；最大值寄存器，在从某个刷新操作到下一刷新操作期间，保持错 误位计数中的最大错误位计数；以及标志寄存器，在其中存储存储块的标志，当停止供电之后重新开 始供电时，标志之一指示在重新开始向第一存储区供电之后对相应的 存储块的第一读取操作，其中当自重新开始向第一存储区供电起的第一读取操作中的错误位 计数高于重新开始供电之前的最大错误位计数时，控制器执行刷新操 作。
10、 根据权利要求9所述的半导体存储装置，其中第一存储区和 第二存储区包括铁电RAM、 MRAM、 PRAM或RRAM。
全文摘要
本发明涉及存储器，该存储器包括第一存储区，所述存储区包括多个存储组，所述存储组包括多个存储单元，为存储组分别分配地址，存储组分别为数据擦除操作的单位；第二存储区，暂时地在其中存储从第一存储区读取的数据，或暂时地在其中存储要写入第一存储区的数据；读取计数器，在其中存储每一个存储组的数据读取计数；纠错电路，计算读取的数据的错误位计数；以及控制器，执行刷新操作，其中当错误位计数超过第一阈值时，或当数据读取计数超过第二阈值时，存储在存储组之一中的读取的数据被暂时地存储在第二存储区中，并且将读取的数据写回同一个存储组。
文档编号G11C16/34GK101627444SQ200880004858
公开日2010年1月13日 申请日期2008年9月30日 优先权日2007年10月3日
发明者初田幸辅, 长富靖, 高岛大三郎 申请人:株式会社东芝