存取快闪存储器中储存单元的方法以及使用该方法的装置的制造方法
【技术领域】
[0001]本发明关连于一种快闪存储器装置，特别是一种存取快闪存储器中储存单元的方法以及使用该方法的装置。
【背景技术】
[0002]快闪存储器(flash memory)于生产过程中，会因为粉尘或是光罩问题，使得快闪储存单元中的一整列(column)的数据都无法正确存取。传统上，可以利用错误检查码(error correct1n code, ECC)来修正储存于无法存取列的数据。但是,一旦无法存取的数据列数目太多，则无法利用错误检查码进行修正，使得整个快闪存储器失效。因此，本发明提出一种存取快闪储存单元的方法以及使用该方法的装置，防止快闪存储器因为存在过多无法存取的数据列而失效。
【发明内容】
[0003]本发明的实施例提出一种存取快闪存储器中储存单元的方法，由控制单元执行，包含下列步骤。当测试出储存单元中的一行的一块中的每一坏列时，新增一笔纪录至坏列数据表中。当测试出上述储存单元中的上述行的上述块中的最后一列是好列时，更判断坏列数据表中是否包含奇数个纪录。当判断坏列数据表中包含奇数个纪录时，新增一笔纪录至坏列数据表中，用以表示最后一列是坏列。
[0004]本发明的实施例另提出一种存取快闪存储器中的储存单元的装置，包含坏列数据表；以及控制单元。当控制单元测试出储存单元中的一行的一块中的每一坏列时，新增一笔纪录至坏列数据表中。当测试出储存单元中的上述行的上述块中的最后一列是好列时，更判断坏列数据表中是否包含奇数个纪录。当判断坏列数据表中包含奇数个纪录时，新增一笔纪录至坏列数据表中，用以表示上述最后一列是坏列。
[0005]本发明的实施例更另提出一种存取快闪存储器中储存单元的方法，由控制单元执行，包含下列步骤。针对储存单元中的一行的每一块，检测坏列数目，并且根据检测结果产生坏列数据表。所产生的坏列数据表包含偶数笔纪录，且其中关连于块的纪录笔数等于实际检测到的坏列数目，或等于实际检测到的坏列数目加一。
【附图说明】
[0006]图1是依据本发明实施例的快闪存储器中的储存单元示意图。
[0007]图2是依据本发明实施例的单行存储器单元示意图。
[0008]图3是依据本发明实施例的快闪存储器的系统架构示意图。
[0009]图4是依据本发明实施例的储存单元存取介面的时序图。
[0010]图5是依据本发明实施例的坏列测试方法的方法流程图。
[0011]图6A是依据本发明实施例的坏列测试的第一实例示意图。
[0012]图6B是依据本发明实施例的坏列测试的第二实例示意图。
[0013]图7及图8是依据本发明实施例的坏列测试后的单行存储器单元示意图。
[0014]【附图标记说明】
[0015]10储存单元；
[0016]110存储器单元阵列；
[0017]120行解码单元；
[0018]130列编码单元；
[0019]140地址单元；
[0020]150数据缓冲器；
[0021]200存储器单元阵列中的一行；
[0022]210数据列；
[0023]220备用列；
[0024]30快闪存储器的系统架构；
[0025]300控制器；
[0026]310控制单元；
[0027]320坏列数据表；
[0028]330储存单元存取介面；
[0029]340处理单元存取介面；
[0030]410数据线；
[0031]420时脉信号；
[0032]S512?S538方法步骤；
[0033]610 ?660 纪录。
【具体实施方式】
[0034]本发明实施例提出一种存取快闪存储器中储存单元的方法以及使用该方法的装置，防止快闪存储器因为存在过多无法存取的数据栏而失效。图1是依据本发明实施例的快闪存储器中的储存单元示意图。储存单元10包含由MxN个存储器单元(memory cells)组成的阵列(array) 110，而每一个存储器单元储存一个字节(byte)的信息。快闪存储器可以是NOR型快闪存储器(NOR flash memory)、NAND型快闪存储器，或其他种类的快闪存储器。为了正确存取信息，行解码单元120用以选择存储器单元阵列110中特定的行，而列编码单元130用以选择特定行中一定数量的字节的数据作为输出。地址单元140提供特定的行信息给行解码器120，其中定义选择存储器单元阵列110中的特定行的信息。相似地，列解码器130则根据地址单元140提供的列信息，选择存储器单元阵列110的特定行中一定数量的列进行读取或写入操作。从存储器单元阵列110读取出的数据，或欲写入存储器单元阵列110中的数据则储存在数据缓冲器(data buffer) 150。然而，存储器单元阵列110中特定的列可能因为粉尘或是光罩问题而无法正确存取。
[0035]为了要解决如上所述不正常列的问题，存储器单元阵列通常包含一定数量的备用存储器单元(spare memory cells)，用以储存错误检查码以及作为替换不正常列的备用空间。图2是依据本发明实施例的坏列标定前的单行存储器单元示意图。针对存储器单元阵列中的任一行200可逻辑上视为包含固定数量的数据列210与备用列220 (阴影部分)。举例来说，若每一行包含八块(blocks)，而每块包含1024列，则实际用来储存数据的数据列210则为8192(1024x8)列，亦即是第O列至8191列。另外，制造商针对每一行提供六十条备用列220，亦即是第8192至8251列，作为储存错误检查码以及取代数据列210中的坏列。
[0036]图3是依据本发明实施例的快闪存储器的系统架构示意图。快闪存储器的系统架构30中包含控制器300，用以写入数据到储存单元10中的特定地址，以及从储存单元10中的特定地址读取数据。详细来说，控制单元310通过储存单元存取介面330写入数据到储存单元10中的特定地址，以及从储存单元10中的特定地址读取数据。系统架构30使用数个电子信号来协调控制器300与储存单元10间的数据与命令传递，包含数据线(data line)、时脉信号(clock signal)与控制信号(control signal)。数据线可用以传递命令、地址、读出及写入的数据；控制信号线可用以传递地址提取致能(address latch enable, ALE)、命令提取致能(command latch enable, CLE)、写入致能(write enable, WE)等控制信号。控制单元310另可使用处理单元存取介面340通过特定通讯协定与其他电子装置进行，例如，通用序列总线(universal serial bus, USB)、先进技术附着(advanced technologyattachment, ΑΤΑ)或其他介面。由于存储器单元阵列110中可能包含若干因工艺不稳定所产生的坏列(bad columns),控制单元310于出厂前测试(pre-test)时会选择其中的一或多行来进行坏列测试，例如第O行、第O?I行，并且将检测到的坏列编号纪录到坏列数据表320中。坏列数据表320可实施于不因断电而消失的非挥发性储存单元中。
[0037]储存单元存取介面330可采用双倍数据率(double data rate, DDR)通讯协定与储存单元10沟通,例如，开放NAND快闪(open NAND flash interface, 0NFI)、双倍数据率开关(DDR toggle)或其他介面。图4是依据本发明实施例的储存单元存取介面的时序图。例如，于双倍数据率通讯协定中，控制器300与储存单元10分别在时脉信号420的上升沿(rising edges)与下降沿(falling edges)于数据线410上取得(