非易失性存储装置和编程验证方法
【专利说明】
[0001] 要求于2014年8月25日在韩国知识产权局提交的第10-2014-0110864号韩国专 利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。
技术领域
[0002] 这里描述的本发明构思涉及半导体存储器，更具体地，涉及非易失性存储装置以 及应用到非易失性存储装置的编程验证方法。
【背景技术】
[0003] 由诸如硅（Si)、锗（Ge)、砷化镓（GaAs)、磷化铟（InP)等的半导体制造的半导体存 储装置通常分类为易失性存储装置或非易失性存储装置。
[0004] 易失性存储装置的特点是在断电状态下丢失存储的数据，其示例包括静态 RAM(静态随机存取存储器）、动态RAM(DRAM)、同步DRAM(SDRAM)等。相反，非易失性存储 装置的特点是在切断电源的状态下仍然保留存储的数据，其示例包括只读存储器（R0M)、 可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除和可编程ROM(EEPR0M)、闪存、相变 RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RERAM)、铁电RAM(FRAM)等。
[0005] 在非易失性存储器中，尤其是闪存已经由于其固有的操作优势（诸如高存储容 量、低噪声特性、低功耗和快的运行速度）而在多种多样的应用中被采用。
[0006] 储存数据的闪存可以控制存储单元（例如，浮栅存储单元和电荷捕获闪速（CTF) 存储单元）的阈值电压。通常，闪存装置利用增阶脉冲编程（ISPP)方案对数据编程，在ISPP 方案中，通过执行一系列的编程循环来编程数据。每个编程循环包括施加编程脉冲以改变 存储单元的阈值电压的编程步骤，随后为读取存储单元的阈值电压状态以进行验证的验证 步骤。通常，重复编程循环直到验证期望的阈值电压状态为止。
【发明内容】
[0007] 本发明构思的实施例的一个方面涉及提供一种对多个存储单元进行编程的非易 失性存储装置的编程验证方法。所述编程验证方法包括施加多个验证电压，以及基于所述 多个验证电压中的一个验证电压来确定是否完成了对所述多个存储单元中的具有不同的 目标阈值电压分布的存储单元的编程。
[0008] 在示例性实施例中，所述确定步骤包括基于所述一个验证电压来确定具有不同的 目标阈值电压分布的存储单元是否被验证通过，以及基于预定的验证通过计数来确定是否 完成了对具有不同的目标阈值电压分布的存储单元的编程。
[0009] 在示例性实施例中，当具有不同的目标阈值电压分布的存储单元被读取为截止单 元时，具有不同的目标阈值电压分布的存储单元被验证通过。
[0010] 在示例性实施例中，基于所述一个验证电压来确定具有不同的目标阈值电压分布 的存储单元是否被验证通过的步骤包括：改变步骤，当具有不同的阈值电压分布的存储单 元中的一个存储单元被验证通过时，改变与被验证通过的存储单元对应的数据锁存器的比 特值。数据锁存器的所述比特值被改变为与所述多个阈值电压分布对应的多个比特值和与 擦除状态对应的比特值中的一个比特值。
[0011] 在示例性实施例中，当具有不同的目标阈值电压分布的存储单元中的一个存储单 元被验证通过时，改变与被验证通过的存储单元对应的数据锁存器的比特值的改变步骤包 括：基于存储在数据锁存器处的所述比特值来改变存储在数据锁存器处的比特值。
[0012] 在示例性实施例中，当具有不同的目标阈值电压分布的存储单元中的一个存储单 元被验证通过时，改变与被验证通过的存储单元对应的数据锁存器的比特值的改变步骤包 括：根据预定的次序来顺序地改变存储在数据锁存器处的比特值。
[0013] 在示例性实施例中，所述编程验证方法还包括对被确定为编程完成存储单元进行 编程禁止。
[0014] 本发明构思的实施例的另一方面涉及提供一种包括多个存储单元的非易失性存 储装置的编程方法。所述编程方法包括以下步骤：顺序地执行多个编程循环，使得所述多个 存储单元具有多个编程状态。所述多个编程循环中的每个编程循环包括：编程步骤，在编程 步骤中，编程脉冲被施加到所选择的字线；以及验证步骤，在验证步骤中，多个验证电压被 施加到所选择的字线以验证是否完成了对所述多个存储单元的编程。由所述多个验证电压 中的一个验证电压来验证是否完成了对所述多个存储单元中的具有不同的目标编程状态 的存储单元的编程。
[0015] 在示例性实施例中，所述验证步骤包括：基于所述一个验证电压来确定具有不同 的目标编程状态的存储单元是否被验证通过。
[0016] 在示例性实施例中，具有不同的目标编程状态的存储单元的编程完成条件具有根 据所述不同的目标编程状态而改变的验证通过计数。
[0017] 在示例性实施例中，所述验证步骤还包括改变步骤，当具有不同目标编程状态的 存储单元中存在验证通过的存储单元时，改变与被验证通过存储单元对应的数据锁存器的 比特值。
[0018] 在示例性实施例中，当具有不同的目标编程状态的存储单元中存在验证通过的存 储单元时，改变与被验证通过的存储单元对应的数据锁存器的比特值的改变步骤包括：将 数据锁存器的比特值改变为与所述多个编程状态对应的比特值和与擦除状态对应的比特 值中的一个比特值。
[0019] 在示例性实施例中，当具有不同的目标编程状态的存储单元中存在验证通过的存 储单元时，改变与被验证通过的存储单元对应的数据锁存器的比特值的改变步骤还包括： 根据预定的次序来改变锁存器的比特值。
[0020] 在示例性实施例中，当具有不同的目标编程状态的存储单元中存在验证通过的存 储单元时，改变与被验证通过的存储单元对应的数据锁存器的比特值的改变步骤还包括： 将数据锁存器的比特值改变为与具有阈值电压分布的编程状态对应的比特值，其中，所述 编程状态的阈值电压分布低于与数据锁存器的所述比特值对应的编程状态的阈值电压分 布。
[0021] 在示例性实施例中，将数据锁存器的比特值改变为与具有阈值电压分布的编程状 态对应的比特值，所述编程状态的阈值电压分布低于与数据锁存器的所述比特值对应的编 程状态的阈值电压分布的步骤包括：改变步骤，当比与数据锁存器的所述比特值对应的编 程状态低的编程状态的阈值电压分布低于所述一个验证电压时，将数据锁存器的所述比特 值改变为与擦除状态对应的比特值。
[0022] 在示例性实施例中，所述编程方法还包括：当改变后的数据锁存器的比特值是与 擦除状态对应的比特值时，禁止对与被改变比特值的数据锁存器对应的存储单元进行编 程。
[0023] 本发明构思的实施例的又一方面涉及提供一种非易失性存储装置，所述非易失性 存储装置包括：存储单元阵列，包括多个存储单元；页缓冲器，通过多条位线连接到存储单 元阵列，并且适用于临时存储将要被存储在所述多个存储单元处的多个数据比特；地址解 码器，通过多条字线连接到存储单元阵列，并且适用于选择所述多条字线中的至少一条字 线；以及控制逻辑和电压生成器块，适用于控制编程，使得连接到所选择的字线的存储单元 具有与临时存储在页缓冲器处的所述多个数据比特对应的目标编程状态。控制逻辑和电压 生成器块将多个验证电压施加到所选择的字线，以确定是否完成了对连接到所选择的字线 的存储单元的编程，并且控制逻辑和电压生成器炔基于所述多个验证电压中的一个验证电 压来确定是否完成了对与所选择的字线连接的存储单元中的具有不同的目标编程状态的 存储单元的编程。
[0024] 在示例性实施例中，被所述一个验证电压验证通过的目标编程状态不同的存储单 元的编程完成条件彼此不同，并且编程完成条件包括存储单元的验证通过计数。
[0025] 在示例性实施例中，页缓冲器包括与连接到所选择的字线的存储单元对应的多个 数据锁存器，数据锁存器从所述多个数据比特中存储与相应的存储器单元的目标编程状态 对应的比特值。
[0026] 在示例性实施例中，当目标编程状态不同的存储单元中的至少一个存储单元验证 通过时，改变与被验证通过的存储单元对应的数据锁存器的比特值。
[0027] 在示例性实施例中，将与被验证通过的存储单元对应的数据锁存器的比特值改变 为与擦除状态和所述多个编程状态对应的比特值中的一个比特值。
[0028] 在示例性实施例中，根据预定的次序来顺序地改变与被验证通过的存储单元对应 的数据锁存器的比特值。
[0029] 在示例性实施例中，当与被验证通过的存储器单元对应的数据锁存器的比特值是 与擦除状态对应的比特值时，验证通过的存储器单元被编程禁止。
[0030] 本发明构思的实施例的又一方面涉及提供一种非易失性存储装置的编程验证方 法，所述非易失性存储装置对多个存储器单元进行编程，使得所述多个存储器单元具有多 个目标阈值电压分布。所述编程验证方法包括以下步骤施加验证电压；以及基于验证电压 来确定是否完成了对所述多个存储器单元的编程。所述多个存储器单元的编程完成条件根 据所述多个目标阈值电压分布而彼此不同。
[0031] 被验证电压验证通过的存储单元的验证通过计数根据所述多个目标阈值电压分 布而不同。
【附图说明】
[0032] 下面将参照附图来详细描述本发明构思的优选实施例。然而，本发明构思的实施 例可以以不同的形式来实施，且不应被解释为局限于这里阐述的实施例。相反，提供这些实 施例使得本公开将是彻底的和完整的，并且这些实施例将把本发明构思的范围充分地传达 给本领域技术人员。同样的附图标记始终指示同样的元件。
[0033] 图1是示意性地示出根据本发明构思的实施例的非易失性存储装置的框图；
[0034] 图2是示出包括在图1中示出的非易失性存储装置中的页缓冲器和多个存储块中 的一个存储块的图；
[0035] 图3是示出图2中示出的存储单元的阈值电压分布的示例的分布图；
[0036] 图4是在描述用于形成图3中示出的阈值电压分布的编程方法的示例时用来参考 的图；
[0037] 图5和图6是在描述根据本发明构思的非易失性存储装置的编程操作时用来参考 的图；
[0038] 图7是在描述根据本发明构思的实施例的非易失性存储装置的编程操作时用来 参考的流程图；
[0039] 图8至图10是在进一步描述图7中示出的编程操作时用来参考的图；
[0040] 图11至图14是在描述根据本发明构思的实施例的非易失性存储装置的编程时用 来参考的图；
[0041] 图15和图16是在描述根据本发明构思的另一实施例的非易失性存储装置的编程 操作时用来参考的图；
[0042] 图17是示意性地示出根据本发明构思的又一实施例的存储块的电路图；
[0043] 图18和图19是在描述图17中示出的对存储块进行编程的方法的示例时用来参 考的图；
[0044] 图20是示意性地示出应用根据本发明构思的非易失性存储装置的非易失性存储 系统的框图；
[0045] 图21是示意性地示出根据本发明构思的实施例的包括非易失性存储系统的储存 卡系统的框图；
[0046] 图22是示出根据本发明构思的实施例的包括非易失性存储系统的固态驱动的框 图；
[0047] 图23是示意性地示出根据本发明构思的包括非易失性存储系统的用户系统的框 图。
【具体实施方式】
[0048] 这里公开了本发明构思的详细的示例实施例。然而，为描述本发明构思的示例实 施例的目的，这里公开的特定结构和功能的细节仅是代表性的。然而，本发明构思的示例实 施例可以以许多可替换的形式来实施，且不应被解释为仅限于这里阐述的实施例。
[0049] 因此，在本发明构思的示例实施例能够具有各种变型和可替换的形式的同时，在 附图中通过示例的方式示出发明构思的实施例，并将在这里详细地描述发明构思的实施 例。然而，应理解的是，不意图将本发明构思的示例实施例限制为所公开的具体形式，相反， 本发明构思的示例实施例将覆盖落入到本发明构思的示例实施例的范围内的所有变型、等 同物和替换物。在所有对附图的描述中，同样的附图标记指示同样的元件。
[0050] 将理解的是，尽管在这里可使用术语"第一"、"第二"等来描述各种元件，但是这些 元件不应受这些术语的限制。这些术语仅用来将一个元件与另一个元件区分开。例如，在 不脱离本发明构思的示例实施例的范围的情况下，第一元件可以称作第二元件，类似地，第 二元件可以称作第一元件。如在这里使用的，术语"和/或"包括一个或更多个相关所列项 的任意组合或全部组合。
[0051 ] 将理解的是，当元件被称作"连接到"或"结合到"另一元件时，该元件可以直接连 接到或直接结合到所述另一元件，或者可以存在中间元件。相反，当元件被称作"直接连接 至IJ"或"直接结合到"另一元件时，不存在中间元件。应该以类似的方式来解释用来描述两 个元件之间的关系的其它词语（例如，"在……之间"与"直接在……之间"、"相邻"与"直 接相邻"等）。
[0052] 在这里使用的术语只是出于描述具体实施例的目的，并且不意图成为发明构思的 示例实施例的限制。如