专利名称：面向工艺移植的晶体管级集成电路优化方法
技术领域：
本发明涉及一种面向工艺移植的晶体管级的集成电路优化技术，更具体地说，本发明涉及将在一种集成电路工艺上设计好的晶体管级集成电路自动优化为适合另一种集成电路工艺的晶体管级的集成电路的技术领域。
背景技术：
在对集成电路进行工艺更新时，需要在保证电路性能指标的前提下，将过去设计好的集成电路优化为新工艺条件下的集成电路，使面积最小。它包括晶体管级电路的移植和物理版图级的电路移植两步。直接面向工艺移植的物理版图优化技术根本就不可能实现，它必须经过晶体管级电路提取、晶体管级电路优化和物理版图的重新生成这三步，因此面向工艺移植的晶体管级集成电路技术特别重要。晶体管级电路移植时的面积最小化反映为电路的物理尺寸参数最小化，这种晶体管级电路重新设计自动化技术对数字电路而言已经比较成熟，对模拟或射频电路和混合信号电路的重新设计尚处于探索阶段，现在模拟或射频集成电路和混合信号集成电路的重新设计主要是依靠设计人员的手工完成，新电路的性能严重依赖于设计人员的经验，设计周期长，且容易出错。
现在也有一些晶体管级的电路自动优化工具可以部分实现面向工艺移植的重新设计功能，但这类工具主要采用等比例缩放集成电路的方法或改进的等比例缩放集成电路方法对集成电路的晶体管物理尺寸进行优化，其理论基础是MOS晶体管的主要电学参数，如沟道电流、跨导与栅宽W和栅长L的比值有关，等比例缩小栅宽和栅长不会影响这些电学参数，前提条件是主要模型参数保持不变；在这类方法中运用电路仿真器对可能尺寸的电路进行模拟仿真评估，根据优化趋势调整电路元件的物理尺寸参数，试图逼近最优解。
在栅宽和栅长值都比较大且主要模型参数保持不变的情况下，等比例调整MOS晶体管的栅宽和栅长对跨导和沟道电流的影响很小，可以忽略，但在栅宽和栅长值都比较小的时候，等比例调整MOS晶体管的栅宽和栅长不仅对跨导和沟道电流有较大的影响，而且对寄生参数有很大的影响，直接反映为对电路工作点的影响、对电路工作频率范围的影响；因此在面向小尺寸的工艺移植时，利用等比例缩放对晶体管级集成电路进行物理尺寸优化是不可行的。
对集成电路进行晶体管级的电路仿真需要比较长的时间，而且仿真时间随电路的规模增大而增大；现有晶体管级集成电路物理尺寸优化工具需要在不同尝试条件下对整个电路进行仿真，利用仿真工具对每一尝试进行性能评估，判断优劣，这样做会使优化时间加长，而且还有可能不收敛，对规模较大的电路根本就不可能进行优化。
对电路整体同时进行优化，其目的在于得到全局最优结果，但由于电路的不同部分的重要性不一样，虽然可以以权重的方式来区别电路各部分的重要性。但这种整体优化电路的方法有可能会导致局部最优而不是全局最优。
虽然电路尺寸最优，而且电路仿真结果也确认电路性能满足要求，但这样的电路不一定可以在物理版图一级实现，因为在优化电路时没有考虑允许的布图寄生效应。
发明内容
本发明目的在于实现的面向工艺移植的晶体管级集成电路物理尺寸自动优化软件工具，可以在保证原有电路性能的前提下，自动地将在一种工艺上设计好的晶体管级模拟和射频集成电路快速地优化为适合另一种工艺的晶体管级模拟和射频集成电路，面积和性能都得到优化。
本发明的另一个目的是在电路优化的同时给出合理的物理布图最大寄生限制条件避免电路优化和布图过程之间的迭代，自动生成布图时必须遵循的限制条件。
本发明是这样实现的面向工艺移植的晶体管级集成电路优化方法，包括以下步骤(1)电路划分；(2)电路单元优化；(3)电路整体优化；(4)电路验证。
所述的面向工艺移植的晶体管级集成电路优化方法，其中的电路划分包括下述步骤(1)将电路划分为数字电路和模拟或射频电路；(2)将数字电路划分为基本门电路；(3)将模拟或射频电路划分为信号电路和偏置电路；(4)将信号电路进行信号流分析得出每一关键信号的路径；(5)将匹配信号路径例化为同一子电路；(6)将整个电路进行层次化重组；(7)将每一子电路划分为若干基本电路单元。
所述的面向工艺移植的晶体管级集成电路优化方法，其中的电路单元优化包括下述步骤(1)基于晶体管级的门电路库或解析式对基本门电路进行优化；(2)基于解析式的基本单元电路的优化；
(3)基于新工艺晶体管级电路单元库的复杂电路单元优化。
所述的面向工艺移植的晶体管级集成电路优化方法，其中的电路整体优化包括下述步骤(1)电路直流特性的优化；(2)电路交流特性的优化。
所述的面向工艺移植的晶体管级集成电路优化方法，其中的电路验证包括下述步骤(1)数字电路的快速仿真；(2)模拟或射频电路的快速仿真。
步骤①电路划分包括物理版图综合的限制条件自动生成；基于规则的信号流分析。
步骤③电路整体优化包括物理版图寄生限制条件优化和匹配信号路径之间失配分析；其中物理版图综合的限制条件自动生成包括关键信号路径上横向分支和纵向分支的划分。
步骤①电路划分将关键信号路径之间共享元件和节点划分出来，单独进行优化。
在一种工艺上设计好的晶体管级模拟或射频集成电路本身就体现了用户对电路性能的要求，而且这种要求已经细化到具体的电路结构和电路基本单元上。本发明的基础是在工艺转移中确保电路的拓扑结构不变，确保电路基本单元的性能优于以前的电路基本单元的性能，从而确保电路的整体性能优于以前电路的性能，且电路面积最小。其关键是划分数字电路和模拟或射频电路，对数字电路和模拟或射频电路采用不同的优化方法进行优化；将数字电路划分为基本的门电路，将数字电路的优化问题转化为基本门电路的优化问题；划分信号电路和偏置电路，对信号电路和偏置电路分开进行优化；将信号电路按关键信号划分为关键信号路径，对于匹配的关键路径例化同一子电路，以便采用层次化的优化方式确保原有电路的关键信号路径匹配并缩短优化时间；将每一子电路划分为若干基本电路单元，将大电路的优化问题转化为有限种类的基本单元电路优化问题，从而简化了原本复杂的优化问题；基于新工艺的门电路库单元或基本门的解析表达式优化原有的基本门电路；基于解析式的基本电路单元的优化，无需在优化时采用晶体管级电路仿真工具进行电路性能评估；通过每一个基本电路单元的物理尺寸的最优化实现整个电路的物理尺寸最优化；提供基本单元电路库的接口，用户可以自定义基本单元电路及其用于优化的解析式，支持对较为复杂的基本单元的优化；在各电路单元均得到优化之后对电路进行整体优化，优化电路的直流特性和交流特性；运用带宽估算技术确保优化之后的晶体管级电路可以通过物理版图实现；根据对电路的划分结果加快电路仿真速度，缩短电路整体优化时间；对匹配信号路径进行失配分析，优化关键信号路径；根据电路划分结果自动生成物理版图综合时所必须遵循的限制条件，寄生限制条件的优化确保优化之后的电路可以通过物理版图实现。
根据本发明实现的面向工艺移植的晶体管级集成电路物理尺寸优化工具，优化速度快，支持对很大规模的电路进行优化，优化电路面积的同时也优化了电路性能，自动生成的布图限制条件可以用于后续手工或自动布图，优化的寄生限制条件可以避免电路优化和布图过程之间的迭代。
在集成电路设计中，设计复用是一个很重要的问题，因为设计成果的再利用可以提高设计效率，降低设计成本。设计复用分为高层设计复用、门级设计复用、晶体管级的设计复用和物理版图级的设计复用，其中高层设计复用和门级设计复用仅针对数字电路，模拟/射频电路和混合信号电路在这两级的设计尚处于探索阶段，根本谈不上设计复用。物理版图级的复用在集成电路工艺没有改变的情况下不存在任何技术问题，在工艺条件发生变化的情况下，需要对物理版图进行重新设计，直接重新设计物理版图很不现实，过去许多尝试均证明了这一点，因此物理版图的重新设计必须分三步走，即晶体管级的电路提取、面向工艺移植的晶体管级的集成电路物理尺寸优化和物理版图的再生成。物理版图的再生成可以通过版图设计人员手工完成、借助于自动布局布线工具对优化好的晶体管级的集成电路进行布图而得到、或者是通过前两者的有机结合而获得，有关根据优化好的晶体管级的集成电路自动重新生成物理版图的方法可以参考其他有关文献或专利。
晶体管级的集成电路设计复用包括两个方面，同一集成电路工艺内的设计复用和不同集成电路工艺之间的设计复用。同一集成电路工艺内的晶体管级设计复用比较简单，晶体管级的电路可以直接再利用，只要以前的电路设计得很好，无需做任何优化。不同集成电路工艺之间的设计复用更多地反映为从老工艺移植到新工艺的设计复用，这种工艺移植的好处是，较小的电荷转移需要和较小的信号距离，较小的元件具有较快的开关转换，因而电路速度快；特征线宽的降低使得每个硅片上可以制作更多的芯片，单位成本降低了；在一条生产线上可以制作更多的产品，提高生产线的利用率，从而降低与生产线利用率有关的生产成本。新的集成电路工艺与老的集成电路工艺相比，除模型参数发生改变之外，最直接的变化是特征线宽降低，为了有效地利用新工艺的优势，必须充分地利用特征线宽，尽可能地缩小每一个元件的面积，从而达到缩小整个电路的面积，这是一个面积优化的过程。面积优化直接反映为电路元件物理尺寸的优化，但前提条件是电路性能要优于原有的电路，至少与以前相当。
集成电路设计正在向芯片系统方向发展，60％以上的电路系统含有模拟/射频电路子系统或者混合信号子系统，晶体管级和版图级的设计复用对芯片系统的设计至关重要，集成电路工艺也在不断地向前发展，而过去的模拟或射频集成电路和数字模拟混合信号集成电路绝大多数是在老工艺上设计的，因此完全有必要实现面向工艺移植的晶体管级的集成电路物理尺寸优化工具。
分析已有的工具和参考文献，基于等比例缩放和电路仿真进行性能评估的优化方法并不能切实可行地解决面向工艺移植的晶体管级集成电路物理尺寸优化问题。本发明以另外一种途径解决面向工艺移植的晶体管级集成电路物理尺寸优化问题，即电路元件的的几何参数优化问题，其目标是速度快，支持大规模电路的优化，优化出的电路面积小、电路性能高，在电路优化的同时给出合理的物理布图最大寄生限制条件避免电路优化和布图过程之间的迭代，自动生成布图时必须遵循的限制条件。
设计好的晶体管级集成电路直流特性和交流特性指标，反映在其电路拓扑结构以及基本电路单元的元件参数上。如果各基本电路单元的性能优于以前的性能，则优化后的整体电路性能必然优于以前的电路。因此，可以将大电路的重新设计(优化)问题转化为小电路的优化问题，大电路可以分解为若干基本单元电路，这样大电路的优化最终转化为基本单元电路的优化；基本单元电路的电学特性可以用比较简单的解析式所表示，这在一般的集成电路参考书上均可以找到，采用解析表达式求解基本单元电路的最优解。
图1是本发明的流程图。
图2是本发明涉及的电路层次化重组结构示意图。
具体实施例方式下面结合附图和下述非限定性实施例对本发明做进一步说明。
如图1所示，一种面向工艺移植的晶体管级的集成电路优化技术，首先将电路划分为数字电路和模拟或射频电路一个完整的电路系统通常包括数字电路子系统和模拟或射频电路子系统，因为数字电路的特性和模拟或射频电路的工作特性不一样，有必要对这两部分采取不同的优化方法，而且相对数字电路的优化而言，模拟或射频电路的优化比较复杂，为了更好地优化整个电路，这就必须将他们划分开来。晶体管级的数字电路和模拟或射频电路划分方法未见有关文献报导，我们采用基于规则驱动的信号流分析的划分方法。
若一个电路元件连接模拟或射频电路的电源或地，则该元件属于模拟或射频电路；若一个电路元件连接模拟或射频信号节点，则该元件属于模拟或射频电路；
若一个场效应晶体管的栅极连接模拟或射频信号节点，则该元件的漏极和源极所连接的节点为模拟或射频信号节点；若一个场效应晶体管的漏极连接模拟或射频信号节点，则该元件的源极所连接的节点为模拟/射频信号节点；若一个场效应晶体管的源极连接模拟或射频信号节点，则该元件的漏极所连接的节点为模拟或射频信号节点；若一个双极晶体管的基极连接模拟或射频信号节点，则该元件的集电极和发射极所连接的节点为模拟或射频信号节点；若一个双极晶体管的集电极极连接模拟或射频信号节点，则该元件的发射极所连接的节点为模拟或射频信号节点；若一个双极晶体管的发射极连接模拟或射频信号节点，则该元件的集电极所连接的节点为模拟或射频信号节点；若一个电阻、电容、电感属于模拟/射频电路，则该元件所连接的节点为模拟或射频信号节点。
用户必须给定模拟/射频电路的电源和地以及输入和输出管脚，划分程序按以上规则确定属于模拟或射频电路的元件并传播模拟或射频信号，直至不能发现新的模拟或射频信号节点，最后将属于模拟或射频电路的元件构成模拟或射频子电路，而其余元件则构成数字子电路，这样一来原来的顶层电路就划分为数字子电路部分和模拟或射频子电路部分。
将数字电路划分为基本门电路在数字电路中基本门电路包括反相器电路、与非门电路、或非门电路、同或门电路、异或门电路、各种触发器电路等，基本门电路可以在数字集成电路参考书中找到。数字电路划分为基本门比较简单，采用同构匹配算法在数字电路中进行搜索，即可将数字电路划分为基本门电路。由于从电路到门的提取技术已经比较成熟，在此不作详细介绍。
将模拟或射频电路划分为信号电路和偏置电路在模拟或射频电路中，电路元件提供两大功能，一是控制和设定直流工作点，我们称这部分电路为偏置电路，另一部分是处理关键的模拟或射频信号，我们称这部分电路为信号电路。由于偏置电路仅仅是控制和设定电路的直流工作点，在工作点满足条件的情况下对电路处理信号的速度、放大、滤波等特性影响甚微，对偏置电路的优化满足其直流特性要求即可，对信号电路的优化则不然，其直流特性和交流特性均必须得到满足。因此，有必要将信号电路和偏置电路划分开来，对信号电路和偏置电路采用不同的优化方法。信号电路和偏置电路的划分未见有关文献报道，现在我们给出基于规则驱动的信号流分析的划分方法。
关键模拟或射频信号在场效应晶体管中的传播规则是从栅极到源极；从栅极到漏极；从漏极到源极；从源极到漏极；信号传播终止与电源或地，或输出端。
关键模拟或射频信号在双极晶体管中的传播规则是从基极到集电极；从基极到发射极；从集电极到发射极；从发射极到集电极；信号传播终止与电源或地，或输出端。
关键模拟或射频信号在二极管中的传播规则是从正极(P)到负极(N)；信号传播终止与电源或地，或输出端。
关键模拟或射频信号在电阻、电容和电感中的传播规则是从任意一端到另一端；信号传播终止与电源或地，或输出端。
若一个元件的任意一端连接关键模拟或射频信号所经过的节点，则该元件属于信号电路。关键信号传播时所经过的节点，我们称之为关键信号节点，电源和地除外。
用户必须给定关键模拟或射频输入信号和输出信号名。信号电路和模拟电路划分程序根据给定的关键模拟或射频输入信号和输出信号名从输入端出发传播关键信号，直至不再产生新的关键信号节点，关键信号节点所连接的元件属于信号电路，其余元件则属于偏置电路，这样就完成了将模拟或射频电路划分为信号电路和偏置电路。
将信号电路进行按信号流分析得出每一关键信号的路径信号电路可能由多个关键信号的流动传播得到，每一关键信号所经过的元件只对该信号有很大的影响，对其余关键信号的处理影响甚微，为了简化电路优化时的复杂度，有必要将信号电路划分为若干关键信号路径，关键信号路径为关键信号所经过的节点及其所连接的元件的集合。本发明划分关键信号路径与借助电路仿真工具寻找电路关键路径的方法有本质的区别，本发明的方法不是基于仿真计算而是基于关键信号的流动分析，是一种更为广义的图论方法。关键信号路径的信号流分析方法同样是规则驱动的信号流分析，其规则亦是继承划分信号电路和偏置电路进行信号流分析所采用的规则，但存在以下不同之处。1、对关键信号在场效应晶体管中的传播限制若场效应晶体管的栅极连接其他关键信号节点，则关键信号不再从漏极流向源极，也不再从源极流向漏极。2、对关键信号在双极晶体管中的传播限制若双极晶体管的基极连接其他关键信号节点，则关键信号不再从集电极流向发射极，也不再从发射极流向集电极。3、关键信号路径之间可能会共享元件和节点，因为共享部分对两个或多个关键信号均有较大的影响，需要对共享的元件单独进行优化，我们将他们单独划分出来，称之为拉链单元，因为它向拉链一样将相关信号路径连接在一起。各关键信号路径余下的部分，分别构成子电路，单独进行优化，从而简化信号电路的优化。
将匹配信号路径例化为同一子电路至此，信号电路已经划分为拉链单元子电路和多个关键信号路径子电路。在这多个关键信号路径子电路中，他们之间可能存在匹配，即两个基本点或多个关键信号路径子电路的内部连接和元件参数是完全一样的，这体现了原电路设计人员的设计思想和要求，即多路功能完全一样，这就需要本发明在电路优化时将匹配的关键信号路径在优化之后任保持匹配。将匹配的关键信号路径例化为同一子电路，在优化时只需优化其中一条关键信号路径，其余匹配的关键信号路径只需复制同样的优化结果，这样做可以加快优化速度，同时又可以使关键信号路径完全匹配。在这一步，本发明采用电路节点连接匹配技术判定关键路径之间的匹配。
将每一子电路划分为若干基本单元电路 在模拟/射频电路中，基本单元电路主要包括共栅电路、共源电路、源随器电路、共发-共基放大器、差分对、电流镜、电流源、基本放大级电路、运算放大器、带隙参考源电路、混频电路和压控振荡器电路。对于简单的基本单元电路，将基本单元电路分解为若干特征，然后在子电路中搜索这些特征，若一个基本单元电路的所有特征在子电路中均得到满足，则相关的元件可以标识为该单元电路，并以该基本单元电路的例化替代有关元件。对所有基本单元电路均搜索一遍，从而标识出所有可能存在的基本单元电路，以便对这些基本电路单元采用对应的优化方法进行优化。对于没有标识为基本单元电路的元件，可以采用其他优化方法进行优化。
在偏置电路中标识非关键元件的标识偏置电路中存在一些非关键的电路元件，对于它们的优化更为简单，因此为了加快偏置电路的优化速度，有必要见这些非关键电路元件标识出来。非关键元件的标识基于这样一来的规则连接为电容工作的场效应晶体管为非关键元件；栅极连接数字信号节点的场效应晶体管为非关键元件；连接成为反相器的场效应晶体管若其栅极连接数字信号节点，则其漏极所连接的节点为数字信号节点。如此按规则传播找到所有可能的数字信号节点，从而标识全部非关键元件。
将整个电路进行层次化重组经过数字电路和模拟或射频电路的划分、信号电路和偏置电路的划分、关键信号路径子电路和拉链单元电路的划分、数字门电路的提取、模拟电路中基本单元的标识，整个电路已经层次化地重组为多级子电路，见附图2，其最底层为基本单元电路和数字门电路，另外还可能有一些未能标识的电路元件，但这并不会影响电路的优化。至此，电路的层次化重组为对电路不同部分采用不同的优化技术做好了电路分块准备。
基于晶体管级的门电路库或解析式对基本门电路进行优化基本门电路的优化比较简单，主要是满足上升时间、下降时间、驱动能力等电路性能即可。根据这一点，可以从基于新工艺的门电路库中选择满足电路性能要求的结构相同的门电路，这种方法最快。在没有基于新工艺的门电路库或找不到性能匹配的门电路的情况下也可以借助门电路的解析表达式与最小特征线宽和新的模型参数计算出最优的门电路物理尺寸。
基于解析式的基本单元电路的优化对于一些简单的基本单元电路，可以给出描述其电路性能的解分析表达式，这可以在有关描述基本单元电路的参考书中找到，在此不一一列出。根据原有基本单元电路的基本参数利用解析表达式计算其电路性能，然后根据其电学性能要求与新的特征线宽和模型参数对性能方程组进行求解，再以求得的元件参数做为优化的初值，调整元件参数值利用解析式评介性能是否有改善，直至得出最优的电路元件参数。求解过程可能是一个直接求解过程，也可能是一个数值求解过程，这与基本单元电路的结构有关。
基于新工艺晶体管级电路单元库的复杂电路单元优化复杂电路单元的自动优化一般比较困难，对于一些电路设计经验非常丰富的工程师来说，有时手工调整可以很快地使得有些复杂的优化问题简单化。提供晶体管级的新工艺电路单元库接口可以充分发挥计算机的自动计算优势和设计人员的经验优势，将两者的优势完美的结合在一起，更好地优化电路。这种库可以由设计工程师自己提供或来自第三方，复杂电路单元必须由设计工程师指定。
基于电路仿真的基本单元电路优化采用解析表达式法并不能解决全部基本单元电路的优化问题，因为给出电路的解析表达式有时也很困难，这与基本单元电路的复杂程度有关，这时可以采用基于电路仿真的基本单元电路优化技术。采用基于电路仿真的基本单元电路优化技术的主要步骤有(1)对原有基本单元电路进行电路仿真，得到基本单元电路的性能指标和各个元件的电学性能指标；(2)按等比例缩小的对元件的物理几何参数进行调整；(3)对新的基本单元电路进行电路仿真，得到电路的性能和各个元件的电学性能；(4)对比基本单元电路性能和对每个元件比较它和原电路中对应元件的电学性能对元件参数进行相应的调整；(5)重复(3)和(4)直至基本单元电路的性能。
基于电路仿真的电路优化技术速度比较慢，用于对规模很小的基本单元电路进行优化时，速度虽不及解析式优化法速度快，但由于元件的数量比较少，直接调整影向电路性能的元件参数，因此可以仅需很少的仿真迭代次数就可以完成优化。另外，它也可以作为对解析式优化法的一种有益的补充。
电路直流特性的优化和电路交流特性的优化在电路各个部分均得到优化之后，需要对整个电路进行微小的调整，这主要由直流特性的优化和交流特性的优化完成。电路的微小调整正主要是关键信号路径上元件参数的微小调整，采用区间微调技术，特性的评估利用后续的快速验证技术和带宽估算技术。
数字电路的快速验证晶体管级的数字电路快速仿真技术现在主要是利用查询表替代单个晶体管的复杂模型计算、层次化仿真替代单层仿真，以加快仿真速度；我们的数字电路快速验证步骤是(1)单独仿真每一类门电路，仿真结果保存为门电路的查询表；(2)以门电路为基本单位仿真整个数字电路。与其他数字电路的快速仿真方法相比，其优势在于以门电路为基本单位缩小了电路规模和以查询表描述门电路的电学行为使的仿真速度更快。
模拟或射频电路的快速仿真晶体管级的模拟/射频快速仿真技术基本上也是利用查询表替代单个晶体管的复杂模型计算；我们的模拟/射频电路快速验证步骤是(1)单独仿真基本单元电路，仿真结果保存为基本单元电路的查询表；(2)对偏置电路以宏模型进行置换；(3)以基本单元电路为基本单位(而非晶体管)仿真整个模拟/射频电路。与其他模拟/射频电路的快速仿真方法相比，其优势在于以基本单元电路为基本单位缩小了电路规模、以宏模型替代偏置电路特别加快了非关键电路的仿真速度和以查询表描述基本单元电路的电学行为使得仿真速度更快。
物理版图综合的限制条件自动生成仅仅完成电路网表的设计并不表示一个完整的晶体管级电路设计，它还必须包含对后续物理版图设计的限制条件。以往这些限制条件均由物理版图设计人员手工分析电路得到，其实这是一个错误，因为晶体管级电路设计人员对自己设计的电路的认识要远胜于版图设计人员对该电路的认识，因此理应由电路设计人员给出布图限制条件。这种布图限制条件除后续的寄生限制条件外，还包括功能块级的限制条件；器件级限制条件；连接限制条件。其中，功能块级限制条件包括管脚位置和间距，几何限制条件，远离边界或隔离，功能块对称、匹配或邻接类型，以及功能块的特性，如拉链单元、IP库或继承来的的单元；器件级限制条件包括MOSFET的栅的走向和器件的种类，如是否在关键信号路径上，在横向分支上还是在纵向分支上，匹配类型是自对称、镜像对称、还是简单的复制，匹配复杂度是虚拟匹配、基本匹配、共质心匹配、还是互相交叉匹配，器件上部是否允许布线等； 连接限制条件包括禁止布线，节点最大寄生电容和电阻，最大电流，连线匹配，线间互扰的避免等。事实上在电路划分的同时已经隐式地标识了大部分限制条件，如功能块的匹配，信号路径的标识，器件匹配的标识(基本单元电路的标识)等。需要补充说明的是信号路径上横向分支和纵向分支的划分，其规则如下1)信号路径从左到右，输入在左，输出在右，正电源在上，负电源和地在下；2)从输入到输出所尽力的节点为横向分支；3)横向分支上的节点到电源或地的路径为纵向分支。
布图限制条件的自动生成有利于版图设计人员更快更好地手工或自动设计物理版图。
物理版图寄生限制条件的优化检查晶体管级电路设计是否符合设计要求的传统方法是电路仿真，事实证明这是不够的，因为电路仿真仅考虑了元件本身所国有的部分寄生效应，并没有考虑元件之间连接引起的寄生效应，允许合理的连线寄生效应有效地可以避免电路设计和布图设计之间的迭代，因此有必要在电路优化的同时考虑版图寄生限制条件的优化，寄生限制条件表示为个连接线上的最大允许电容、电阻和电感值。物理版图寄生限制条件的优化(1)电路工作点的计算；(2)基于开路时间常数法的带宽的估算；(3)估算允许的寄生限制条件，并调整带宽；(4)重复(1)、(2)和(3)直至允许的寄生限制条件可以实现。
匹配信号路径之间的失配分析在电路划分时已经标识了功能块的匹配和器件级的匹配，利用电路仿真器计算各种失配情况下的电路性能变化。与以往的电路失配分析相比，一是可以自动标识失配器件，二是给定最大性能变化自动求出最大失配允许值。
权利要求
1.面向工艺移植的晶体管级集成电路物理尺寸优化方法，该方法包括以下步骤①电路划分；②电路单元优化；③电路整体优化；④电路的验证。
2.根据权利要求1所述的方法，其特征在于，所述的步骤①电路划分包括下述步骤(1)将电路划分为数字电路和模拟或射频电路，(2)将数字电路划分为基本门电路，(3)将模拟或射频电路划分为信号电路和偏置电路，(4)将信号电路进行信号流分析得出每一关键信号的路径，(5)将匹配信号路径例化为同一子电路，(6)将整个电路进行层次化重组，(7)将每一子电路划分为若干基本电路单元。
3.根据权利要求1或2所述的方法，其特征在于，所述的步骤②电路单元优化包括下述步骤(1)基于晶体管级的门电路库或解析式对基本门电路进行优化，(2)基于解析式的基本单元电路的优化，(3)基于新工艺晶体管级电路单元库的复杂电路单元优化。
4.根据权利要求1或2所述的方法，其特征在于，所述的步骤③电路整体优化包括电路直流特性的优化，电路交流特性的优化。
5.根据权利要求1或2所述的方法，其特征在于，所述的步骤④电路的验证包括数字电路的快速仿真；模拟或射频电路的快速仿真。
6.根据权利要求1或2所述的方法，其特征在于，所述的步骤①电路划分包括物理版图综合的限制条件自动生成。
7.根据权利要求1或2所述的方法，其特征在于，所述的步骤①电路划分包括基于规则的信号流分析。
8.根据权利要求4所述的方法，其特征在于，所述的步骤③电路整体优化包括物理版图寄生限制条件的优化和匹配信号路径之间的失配分析。
9.根据权利要求6所述的方法，物理版图综合的限制条件自动生成包括关键信号路径上横向分支和纵向分支的划分。
10.根据权利要求1或2所述的方法，其特征在于，所述的步骤①电路划分将关键信号路径之间共享元件和节点划分出来，单独进行优化。
全文摘要
本发明涉及一种将在一种集成电路工艺上设计好的晶体管级集成电路自动优化为适合另一种集成电路工艺的晶体管级的集成电路的技术领域。目的在于实现的面向工艺移植的晶体管级集成电路物理尺寸自动优化软件工具，面积和性能都得到优化。本发明包括以下步骤(1)电路划分；(2)电路单元优化；(3)电路整体优化；(4)电路验证。本发明将大电路的优化问题转化为有限种类的基本单元电路优化问题；采用解分析式对基本单元进行优化；根据对电路的划分结果加快电路仿真速度，缩短电路整体优化时间；对匹配信号路径进行失配分析，优化关键信号路径。
文档编号H01L21/70GK1510733SQ0215818
公开日2004年7月7日 申请日期2002年12月24日 优先权日2002年12月24日
发明者张鹏飞, 张锡盛, 吴玉平 申请人:北京艾克赛利微电子技术有限公司