专利名称：形成凹槽栅极场效应晶体管的结构和方法
背景技术：
本发明涉及半导体处理方法和结构，更具体地，涉及具有多种不同材料的半导体层的凹槽栅极场效应晶体管，其中下部层是对于上部层的材料选择地蚀刻的，以创建用于增强的性能的凹槽栅极晶体管结构。
金属氧化物场效应晶体管(MOSFET)包括在单晶半导体的基片上具有在栅极介质层上的一个或多个栅极导体层的绝缘栅极。栅极导体通常包括多晶硅材料层，以及栅极介质层在基片是硅时常常由诸如氧化硅等氧化物组成。金属硅化物层通常被形成在多晶硅层上，以减小栅极导体的电阻。有时，上部金属层(例如，钨)形成栅极导体的一部分。
MOSFET通过隔离结构，例如浅沟槽隔离结构，而与半导体基片内的其它集成电路器件电隔离。在浅沟槽隔离结构之间的区域确定在其上制作MOSFET和可能的其它器件的、半导体基片内起作用的器件区域。
在MOSFET的栅极的任一面，源极-漏极区域以及源极-漏极延伸区域被形成在基片内。MOSFET源极-漏极延伸区域是具有浅结的浅区域，用来使得短沟道效应最小化。源极-漏极延伸区域通常被轻微地掺杂，这与源极-漏极区域不同，源极-漏极区域是更重地掺杂的区域。通常，掺杂区域是比起基片包含更高浓度的P型或N型掺杂剂的区域。
在集成电路(IC)技术发展中长期来认识到的重要的目标是缩小IC的尺寸。IC尺寸的这样的缩小将减小元件和信号线电容，这是对于得到集成电路的更高速度性能关键的。而且，减小IC管芯的面积导致IC制造生产的更高的产量。这样的优点是不断缩小IC尺寸和创建甚至更小的MOSFET结构作为IC的基本构建块的驱动力。然而，随着MOSFET的尺寸缩小到几十纳米，由于在漏极延伸区域和源极延伸区域上的栅极介质的重叠引起的寄生电容--称为Miller电容--，成为限制MOSFET的速度性能方面的重大的因素，正如本领域技术人员熟知的。作为解决这个特定的问题的一个方法，形成凹槽栅极结构。带有凹槽栅的MOSFET具有栅极导体，在其中下部层被蚀刻而变为更窄的。这样，晶体管沟道的长度被减小，由此导致电流增加和改进的器件性能。
然而，在制造凹槽栅极结构时经常遇到的问题起源于在减小栅极导体长度时造成的问题。因为栅极导体的宽度确定晶体管通道的相应的长度，所以晶体管通道长度在水平方向被减小时在垂直方向上也被减小。因此，浅源极-漏极延伸区域的垂直厚度也必须减小。然而，控制浅源极-漏极延伸区域的垂直厚度需要精确地控制掺杂剂在细小尺度上的分布，这成为在对于凹槽栅和其它栅极导体结构的设计的限制范围和可靠性考虑方面的严重的困难。
在大多数事例中，凹槽栅的设计取决于所使用的栅极介质的可靠性。遗憾的是，可用的栅极介质还没有被证明为能够可靠地提供一致的和均匀的介质长度、低泄漏、和防止过早破碎的保护。因而，要寻找一种提供具有凹槽栅的新结构和方法。
发明概要本发明的形成凹槽栅MOSFET的结构和方法解决诸如器件可靠性的问题。栅极介质(例如，栅极氧化物)被形成在优选地由隔离沟槽区域限定的半导体基片的工作区域的表面上。然后，把多晶硅层沉积在栅极介质上。在这个步骤后面是进行沉积硅锗(SiGe)层。多晶硅层的侧壁然后对于SiGe层选择地进行横向蚀刻，以创建凹槽栅极导体结构，SiGe层比起下部的多晶硅层更宽。侧壁分隔件优选地被形成在SiGe层和多晶硅层的侧壁上。硅化物层优选地在SiGe层上形成侧壁分隔件后被形成在SiGe层上，以减小栅极导体的电阻。这样的硅化物层优选地从被沉积在SiGe层上的多晶硅层被形成为自对准硅化物(salicide)。在完成晶体管时优选地执行一个或多个其它处理步骤(例如，源极和漏极注入、栅极堆叠层掺杂(多晶硅层和SiGe层)、硅化、延伸区域注入、和口袋状(pocket)轻微掺杂漏极(LDD)注入)。
优选地，为了达到凹槽栅极结构，下面的多晶硅层例如通过对于SiGe层选择的各向同性湿蚀刻而被横向地蚀刻。优选的蚀刻方法包括漂洗形成保护性氧化物和蚀刻在其间的多晶硅层的交替步骤。
附图简述
图1A是显示本发明的完成的器件的实施例的顶视图。图1B提供图1A所示的器件实施例的截面图。
图2A和2B是分别显示在本发明的方法实施例中初始阶段的顶视图和截面图。
图3是显示跟随在图2A和2B所示的阶段后面的以后阶段的截面图，其中栅极氧化物层和多晶硅层被形成在基片的工作区域上。
图4是显示在沉积硅锗(SiGe)层后的以后阶段的截面图。
图5是显示在第二多晶硅层被形成在SiGe层后，在图4的阶段后的以后阶段的截面图。
图6是显示在掩膜层被沉积后的以后阶段的截面图。
图7A和7B是分别显示其中沉积层被蚀刻以限定栅极堆叠层的以后的阶段的顶视图和截面图。
图8A和8B是分别显示其中部分栅极堆叠层被横向蚀刻的以后的阶段的顶视图和截面图。
图9A和9B是分别显示其中进行去除掩膜层的以后阶段的顶视图和截面图。
图10是显示在图9A和9B所示的阶段以后用于形成口袋状轻微掺杂漏极(LDD)延伸区域的注入步骤的截面图。
图11是显示其中分隔件区域被形成在SiGe层和下面的多晶硅层的侧壁上的处理步骤的截面图。
图12是显示按照这里提供的方法的实施例执行的延伸区域注入步骤的截面图。
发明详细描述图1到12显示包括器件结构和用于制作器件形成具有凹槽栅极导体结构的金属氧化物场效应晶体管(MOSFET)的方法的实施例。
图1A提供按照本发明的实施例的MOSFET器件的顶视图。沟槽隔离，优选地浅沟槽隔离12，限定在半导体或绝缘体上的半导体(SOI)基片内所形成的工作区域10。应当指出，沟槽隔离12的位置和它的具体的几何形状可以根据想要的结构而变化。用于提供沟槽隔离的主要的目的是把MOSFET与在同一个半导体基片内的其它(相邻的)器件电隔离。隔离的位置和形状并不是关键的，只要保持隔离的整体性。
栅极导体24被放置在工作区域10上。栅极导体24的顶视图阻挡了在图1A上分别看到侧壁特征和下面的栅极介质层。为了帮助使得这些和其它被遮挡的单元成为可识别的，引入图1B，图1B提供图1A所示的MOSFET实施例的截面图。
图1B以截面图显示具有凹槽栅极结构的MOSFET 32的结构。如图1B所示，MOSFET 32包括在栅极介质层14上面的栅极导体24。栅极介质层14可以由本领域技术人员熟知的任何适当的介质制成，以及优选地由二氧化硅组成。栅极导体24包括多晶硅层16，它提供在凹槽栅极导体结构中的下面的层。硅锗(SiGe)层18放置在下面的多晶硅层16的上面。金属硅化物层20，优选地通过自对准处理过程(“salicide”)被形成，放置在SiGe层18的上面。SiGe层18比起下面的多晶硅层16更宽，以及可以比起被形成在SiGe层18上的自对准硅化物层20更宽。栅极导体24还包括侧壁分隔件26，优选地由氮化硅制成，它覆盖凹槽栅极结构的暴露的侧壁。在图1B所示的实施例中，分隔件26沿着SiGe层18和下面多晶硅层16的侧壁被形成，但不覆盖硅化物层28的侧壁。还如图1B所示，MOSFET 32在栅极导体24的每一侧包括一对源极和漏极区域30。
在MOSFET 32中，源极和漏极区域30，每个包含深度接触结，以及优选地包括源极和漏极延伸区域。源极和漏极延伸区域是表面的轻微掺杂的区域，而源极和漏极接触结是深度和重掺杂的。源极和漏极延伸区域的目的是使得短沟道效应最小化，和保持诸如阈值电压滚降和击穿的其它器件特性，以及减小在具有亚微米或纳米尺寸的MOSFET中的热载流子注入(HCI)。源极和漏极接触结是深的，这样，漏极或源极硅化物可被形成在它们的顶面上，如果想要的话。更厚的(深的)源极和漏极区域通常对于降低器件电阻率以及增加电流流动和形成良好的电接触区域是重要的。源极和漏极接触结允许相对较大的尺寸的硅化物形成在漏极和或源极上，由此提供与漏极和源极和漏极的低电阻接触。所以，按照本发明方法的一个实施例，源极和漏极区域30被硅化。
如上所述，图1A和1B显示本发明的凹槽栅MOSFET实施例，而如上所述，图2-12显示用于制作具有凹槽栅极结构的MOSFET的方法中的处理步骤。
图2A提供相应于图1A所示的实施例的顶视图，而图2B是图2A所示的实施例的截面图。图2B的截面图相应于图1B所示的截面图。
图2A和2B显示以前被提供来形成图1A和1B所示的凹槽栅极结构的、限定工作区域10的隔离沟槽12。在其中的基片和工作区域10优选地包括单晶硅，以便于制造。如图2A所示，工作区域10通过沟槽隔离12与基片的相邻的区域相隔离。如图2B所示，栅极介质层14被形成在工作区域10上。在优选实施例中，栅极介质层14通过下面的基片(优选地由硅组成)的局部氧化被形成为栅极氧化物。然而，正如本领域技术人员已知的，只要适用于器件和制造处理过程的要求，用于形成栅极介质和或其它材料的其它技术可被使用。
图3显示在图2A和2B所示的阶段以后的、处理过程的下一阶段。在图3上，多晶硅层16被沉积在栅极氧化物层14上。多晶硅层16按照工作功能需要，与下面的栅极介质层接合的要求，和按照被制造的MOSFET 32的导电类型(n型或p型)被掺杂。
图4显示在图3的阶段以后的、处理过程的下一阶段。在图4上，新的层被沉积在图3所示的多晶硅/栅极介质堆叠层上。被沉积在多晶硅层16上的新的层是硅锗(SiGe)的多晶层18。所沉积的SiGe层18根据工作功能需要和与材料(即，它所接触的下面的多晶硅层16)相接合的要求进行掺杂。接着，如图5所示，另一个多晶硅层20被沉积在如图4所示的栅极介质/多晶硅/SiGe堆叠层上。
如图6所示，掩膜层22被沉积在图5所示的各层的堆叠层上。掩膜层22的目的，尤其是，保护下面的区域免受诸如蚀刻那样的接连的处理步骤处理。以后的垂直蚀刻--例如通过反应离子束蚀刻而限定栅极导体24--依赖于掩膜层22，以便保护栅极堆叠层的层在这样的蚀刻期间免受腐蚀。掩膜层22还在另一个蚀刻处理过程提供保护，正如下面更全面地描述的。掩膜层22优选地包括一个或多个沉积的硬掩膜层，诸如氮化硅、低密度玻璃，例如来自四乙基化原硅酸酯前驱体(TEOS)，或掺杂的玻璃，例如硼硅酸盐玻璃(BSG)、硼磷硅酸盐玻璃(BPSG)、或磷硅酸盐玻璃(PSG)。
在图7A和7B的顶视图和截面图上显示处理的以后的阶段。图7A显示形成栅极导体24时的阶段，在形成图案和蚀刻(多晶硅层16、SiGe层18和上部多晶硅层20的)栅极堆叠层后，停止在下面栅极介质14。例如通过反应离子束蚀刻的各向异性垂直蚀刻，是用于蚀刻栅极堆叠层的优选的手段。在处理过程中在这时，蚀刻的栅极导体堆叠层24具有直线侧壁，如从栅极堆叠层蚀刻剩余的。
图8A提供显示在图7A和7B所示的阶段后、本发明的实施例中的下一个处理步骤的顶视图和截面图。图8A和8B显示在被横向蚀刻来得到凹槽结构后的栅极导体24。图8B提供得到的凹槽栅极结构的截面图。如图8B所示，第一多晶硅层16以及第二多晶硅层20被蚀刻成不如SiGe层或掩膜层22那样宽。第一多晶硅层16和第二多晶硅层20通过对于SiGe层18和掩膜层22的材料选择的各向同性蚀刻被蚀刻。各向同性蚀刻通过缓慢的、湿蚀刻处理过程被执行，以便保持良好的处理过程控制。包括氢氧化铵(NH4OH)的化学优选地被使用来提供对于第一多晶硅层16和第二多晶硅层20的良好的控制的蚀刻。
当第一多晶硅层16顶部被覆盖的SiGe层18保护和仅仅沿着被暴露到蚀刻剂的区域中的侧壁被横向蚀刻时，得到凹槽栅极结构。同样地，第二多晶硅层20顶部被掩膜层22保护，这样，仅仅沿着该层20的侧壁的暴露的区域被蚀刻。第二多晶硅层20的顶面必须保持被保护，这样，硅化物层28(图1B)可以在以后被形成。
多晶硅层16和20的各向同性选择性蚀刻优选地通过一系列交替的步骤被执行，包括1)漂洗，由此保护性氧化物选择地生长在SiGe层18的暴露的表面上，和2)湿蚀刻对于受保护的SiGe层18选择的多晶硅层16和20，蚀刻化学物质包括氢氧化铵(NH4OH)。蚀刻化学物质，化学浓度，和温度是在给定层16，18和20的相对尺寸、由要被得到的SiGe层18伸出第一多晶硅层16外的量、和对于通过量目标所需要的蚀刻速率后，为得到想要的结果而变化的因素。
接着，如图9A和9B所示，从凹槽结构中去除掩膜层22。可以使用诸如半导体制造技术领域技术人员已知的传统方法来达到掩膜层22的去除。掩膜层22是在执行横向蚀刻后的这个处理步骤期间被蚀刻的，因为凹槽结构已经得到以及第二多晶硅层的顶部表面不再需要保护。掩膜层22被去除，以便暴露第二多晶硅层20的顶部表面，这样，硅化物层最终可被形成在这个顶部表面，如被显示为图1B上的28。
图10显示在处理过程中执行口袋状(LDD)注入的以后的步骤。轻微掺杂漏极(LDD)区域被注入的原因是减小短沟道效应。LDD区域被形成在基片的表面上。在LDD注入步骤后，通过加热基片，注入的离子被驱动到更深以及在基片的第一多晶硅层16的下面，处理过程同时处置由LDD离子注入可能引起的、对于基片的表面的损害。
图11显示在多晶硅层16和SiGe层18的侧壁上侧壁分隔件26的形成。侧壁分隔件的作用是电隔离栅极电极。可以使用本领域技术人员已知的各种各样不同的方法。例如，氧化硅层或氮化硅层可以被沉积和然后例如通过反应离子束蚀刻而被蚀刻，形成想要的侧壁分隔件26。基片然后可以进行源极/漏极注入，以及任选的延伸区域注入，如图12所示。这时，可以执行掺杂包括多晶硅层16、SiGe层18和第二多晶硅层20的栅极导体堆叠层24的步骤。
最后，如图1A和1B所示，执行硅化处理过程，以减小栅极导体24的电阻，以及，如果想要的话，减小源极和漏极区域30的表面的电阻。这是通过在包括已经形成的分隔件26的栅极导体结构24上沉积金属层，例如钨层，而被执行的。然后，通过以足够高温度的退火，金属与暴露的多晶硅层20起反应，形成被自对准于下面的暴露的硅的位置的硅化物。术语“salicide”表示通过这样的自对准技术形成的硅化物。
在这样的形成硅化物的退火处理过程后，没有消耗的和在硅化处理过程后仍旧不需要的剩余的金属被从基片上去除，如通过对于硅化物和其它下面的材料选择的各向同性蚀刻被去除。
如果希望在MOSFET的源极和漏极区域30的表面上提供硅化物，则在沉积想要的金属(例如钨)以便反应而形成硅化物之前，首先去除在硅基片10的表面上任何剩余的栅极介质14。然后，如上所述地执行退火和以后去除不反应的金属，产生硅化的源极和漏极区域30。
虽然本发明是按照其某些优选实施例描述的，但本领域技术人员将会看到，可以在不背离仅仅由下面的所附权利要求限制的本发明的真实范围和精神的条件下作出许多修正和增强方案。
权利要求
1.一种制作具有凹槽栅极结构的金属氧化物半导体场效应晶体管的方法，包括限定基片的工作区域；在所述工作区域上形成栅极介质；在所述栅极介质上形成第一栅极导体多晶硅层；以及在所述多晶硅层上形成第二栅极导体SiGe层，所述SiGe层比起所述多晶硅层更宽，并伸出所述多晶硅层之外；以及完成所述晶体管结构。
2.权利要求1的方法，其中所述形成所述第一栅极导体层的步骤包括横向蚀刻对于所述第二栅极导体层的所述SiGe选择的所述第一栅极导体层的所述多晶硅。
3.权利要求1的方法，还包括在所述SiGe层上形成硅化物层。
4.权利要求3的方法，其中在形成所述硅化物层之前所述基片进行源极/漏极延伸区域注入。
5.权利要求3的方法，还包括在所述多晶硅层和所述SiGe层的侧壁上形成绝缘分隔件。
6.权利要求5的方法，其中所述绝缘分隔件是通过把包括二氧化硅和氮化硅中至少一种的材料沉积在所述第一和所述第二栅极导体层的暴露的表面上，以及各向异性地垂直地蚀刻所述沉积的材料而被形成的。
7.权利要求6的方法，其中所述硅化物层是通过在所述SiGe层上形成多晶硅层，在形成所述绝缘分隔件后沉积金属，以及使所述金属与所述多晶硅层起反应以形成所述自对准硅化物，而以自对准的方式形成的。
8.权利要求1的方法，其中第三栅极导体多晶硅层被形成在所述SiGe层上，掩膜层被形成在所述第三栅极导体层上，所述掩膜层和所述第一、第二和第三栅极导体层然后通过垂直蚀刻被图案化，停止在所述栅极介质上，此后，所述第一栅极导体层被横向蚀刻，使得所述SiGe层比起所述第一栅极导体层更宽，并伸出第一栅极导体层之外。
9.权利要求8的方法，其中所述第一栅极导体层通过对于所述SiGe层选择的各向同性湿蚀刻而被横向蚀刻。
10.权利要求9的方法，其中所述各向同性湿蚀刻是通过漂洗所述SiGe层以在其上形成保护性氧化物和蚀刻所述第一栅极导体层的交替步骤而执行的。
11.权利要求1的方法，还包括把轻微掺杂漏极区域注入到所述基片的表面的步骤。
12.权利要求11的方法，其中在所述轻微掺杂漏极注入步骤期间注入的离子通过加热所述基片被驱动到所述基片的表面。
13.一种具有凹槽栅极导体结构的金属氧化物半导体场效应晶体管，包括栅极介质，被形成在半导体基片的表面；在所述栅极介质上面的栅极导体堆叠层，所述栅极导体堆叠层包括被形成在所述栅极介质上的多晶硅层；SiGe层，形成在所述多晶硅层上，所述SiGe层比起所述多晶硅层更宽，并伸出在所述多晶硅层之外；以及源极和漏极区域，在所述栅极导体堆叠层的相反侧形成于所述基片中。
14.权利要求13的金属氧化物半导体场效应晶体管，还包括在所述SiGe层上面的硅化物层。
15.权利要求13的金属氧化物半导体场效应晶体管，还包括被注入到所述基片中的位于所述源极和漏极区域上面的源极和漏极延伸区域。
16.权利要求15的金属氧化物半导体场效应晶体管，还包括在所述多晶硅层和所述SiGe层的侧壁上的绝缘分隔件。
17.权利要求16的金属氧化物半导体场效应晶体管，其中所述绝缘分隔件包括二氧化硅和氮化硅的至少一种。
18.权利要求14的金属氧化物半导体场效应晶体管，其中所述硅化物层是自对准硅化物层。
19.权利要求13的金属氧化物半导体场效应晶体管，还包括在所述栅极导体堆叠层的侧壁下的注入口袋状轻微掺杂漏极区域。
20.权利要求13的金属氧化物半导体场效应晶体管，还包括被形成来与所述源极和漏极区域的顶面接触的硅化物。
全文摘要
这里公开的形成凹槽栅极金属氧化物场效应晶体管的结构和方法解决诸如器件可靠性的问题。栅极介质(例如，栅极氧化物)被形成在优选地由隔离沟槽区域限定的、半导体基片的工作区域的表面上。然后，把多晶硅层沉积在栅极介质上。在这个步骤后面是进行沉积硅锗(SiGe)层。多晶硅层的侧壁然后对于SiGe层选择地进行横向蚀刻，以创建凹槽栅极导体结构，SiGe层比起下部的多晶硅层更宽。侧壁分隔件优选地被形成在SiGe层和多晶硅层的侧壁上。硅化物层优选地从被沉积在SiGe层上的多晶硅层被形成为自对准硅化物，以减小栅极导体的电阻。在完成晶体管时优选地执行一个或多个其它处理步骤(例如，源极和漏极注入、延伸区域注入、和口袋状轻微掺杂漏极(LDD)注入)，栅极导体堆叠层掺杂和硅化。
文档编号H01L29/49GK1784768SQ200480012281
公开日2006年6月7日 申请日期2004年5月6日 优先权日2003年5月6日
发明者J·贝因特纳, Y·李, N·穆门, P·S·弗尔施卡 申请人:因芬尼昂技术股份公司, 国际商业机器公司